JPH0382194A - セラミック多層回路基板 - Google Patents
セラミック多層回路基板Info
- Publication number
- JPH0382194A JPH0382194A JP1219716A JP21971689A JPH0382194A JP H0382194 A JPH0382194 A JP H0382194A JP 1219716 A JP1219716 A JP 1219716A JP 21971689 A JP21971689 A JP 21971689A JP H0382194 A JPH0382194 A JP H0382194A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- laser rays
- dummy electrode
- inner conductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 abstract description 4
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 229910052763 palladium Inorganic materials 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000009966 trimming Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のセラミック絶縁層を積層したものの
内部に回路を構成する導体を有しかつ表面に抵抗体を有
するセラミック多層回路基板に関する。
内部に回路を構成する導体を有しかつ表面に抵抗体を有
するセラミック多層回路基板に関する。
この種のセラミック多層回路基板の従来例の一つを第２
図に示す。
図に示す。
このセラミック多層回路基板は、複数のセラミック絶縁
層２を積層したものの内部に、回路を構成する所定パタ
ーンの導体４を有し、かつ表面に所定パターンの抵抗体
６を有する。
層２を積層したものの内部に、回路を構成する所定パタ
ーンの導体４を有し、かつ表面に所定パターンの抵抗体
６を有する。
各セラミック絶縁層２には、内部の導体４と一体焼成す
るために、例えばＢａＯ−３ｉｎ、−ＣａＯ系セラＳ
ツクスのような低温焼成セラミックスが用いられている
。
るために、例えばＢａＯ−３ｉｎ、−ＣａＯ系セラＳ
ツクスのような低温焼成セラミックスが用いられている
。
上記のようなセラミック多層回路基板において、その表
面に形成された抵抗体６をレーザー光８によってトリミ
ングする場合、セラミック絶縁層２はレーザー光８によ
って容易に切断・除去される。
面に形成された抵抗体６をレーザー光８によってトリミ
ングする場合、セラミック絶縁層２はレーザー光８によ
って容易に切断・除去される。
そのため、レーザー光８の出力とセラミック絶縁層２の
厚みとの関係によっては、図示例のように、内部の導体
４がレーザー光８によって損傷を受けたり切断されたり
するという問題が発生する。
厚みとの関係によっては、図示例のように、内部の導体
４がレーザー光８によって損傷を受けたり切断されたり
するという問題が発生する。
これを避けるためには、抵抗体６の下部であってレーザ
ー光８が達する層には導体４を配置しないようにする必
要があると共に、セラξツク絶縁層２のみの場合はレー
ザー光８がより深い層まで達するため、例えば第３図に
示すように、回路構成上必要とするよりセラ果ツク絶縁
Ｎ２を例えば２層程度多く設ける必要があり、そのため
、内部回路の高密度化が阻害されると共に、セラミック
絶縁層２の層数が増えるふん製造上の工程が増えるとい
う問題が発生する。
ー光８が達する層には導体４を配置しないようにする必
要があると共に、セラξツク絶縁層２のみの場合はレー
ザー光８がより深い層まで達するため、例えば第３図に
示すように、回路構成上必要とするよりセラ果ツク絶縁
Ｎ２を例えば２層程度多く設ける必要があり、そのため
、内部回路の高密度化が阻害されると共に、セラミック
絶縁層２の層数が増えるふん製造上の工程が増えるとい
う問題が発生する。
そこでこの発明は、セラミック絶縁層の必要層数を減ら
しつつ、かつ内部回路の高密度化を阻害することなく、
表面の抵抗体をトリミングする際のレーザー光で内部の
導体が損傷または切断されるのを防止することができる
セラミック多層回路基板を提供することを主たる目的と
する。
しつつ、かつ内部回路の高密度化を阻害することなく、
表面の抵抗体をトリミングする際のレーザー光で内部の
導体が損傷または切断されるのを防止することができる
セラミック多層回路基板を提供することを主たる目的と
する。
上記目的を達成するため、この発明のセラミック多層回
路基板は、前記表面の抵抗体の下部であって当該抵抗体
と内部の導体との間に、回路特性と無関係なダく一電極
を設けていることを特徴とする。
路基板は、前記表面の抵抗体の下部であって当該抵抗体
と内部の導体との間に、回路特性と無関係なダく一電極
を設けていることを特徴とする。
上記のようにダミー電極を設けると、ダミー電極はセラ
ミック絶縁層に比べてレーザー光で除去されにくいため
、レーザー光はダミー電極の部分で大幅に弱まり、下の
層への切込み深さが小さく抑えられる。
ミック絶縁層に比べてレーザー光で除去されにくいため
、レーザー光はダミー電極の部分で大幅に弱まり、下の
層への切込み深さが小さく抑えられる。
従って、セラミック絶縁層の必要層数を減らしつつ、か
つ内部回路の高密度化を阻害することなく、表面の抵抗
体をトリミングする際のレーザー光で内部の導体が損傷
または切断されるのを防止することができる。
つ内部回路の高密度化を阻害することなく、表面の抵抗
体をトリミングする際のレーザー光で内部の導体が損傷
または切断されるのを防止することができる。
第１図は、この発明の一実施例に係るセラＱ７り多層回
路基板を部分的に示す断面図である。第２図および第３
図の例と同等部分には同一符号を付し、以下においては
従来例との相違点を主に説明する。
路基板を部分的に示す断面図である。第２図および第３
図の例と同等部分には同一符号を付し、以下においては
従来例との相違点を主に説明する。
この実施例においては、前述したような表面の抵抗体６
の下部に、しかも当該抵抗体６と内部の導体４との間で
あって抵抗体６のトリミング時にレーザー光８が達する
可能性のある部分に、回路特性と無関係なレーザー光減
衰用のダ旦−電極１０を設けている。即ちこのダミー電
極１０は、内部の導体４から独立していても良いし、導
体４等につながっていても回路特性に影響を与えないも
のであれば良い。
の下部に、しかも当該抵抗体６と内部の導体４との間で
あって抵抗体６のトリミング時にレーザー光８が達する
可能性のある部分に、回路特性と無関係なレーザー光減
衰用のダ旦−電極１０を設けている。即ちこのダミー電
極１０は、内部の導体４から独立していても良いし、導
体４等につながっていても回路特性に影響を与えないも
のであれば良い。
このダミー電極１０は、表面に形成された全ての抵抗体
６の下部に設ける必要はなく、１９４７９時のレーザー
光８が到達する可能性のある層に導体４が配置されてい
ない場所には設けなくても良い。
６の下部に設ける必要はなく、１９４７９時のレーザー
光８が到達する可能性のある層に導体４が配置されてい
ない場所には設けなくても良い。
ダミー電極１０には、例えばＰｄ 、Ａｇ−Ｐｄ等の融
点の高い重金属が適し、内部導体４と同一材料でそれと
同時に形成しても良いし、異種材料で別個に形成しても
良い。
点の高い重金属が適し、内部導体４と同一材料でそれと
同時に形成しても良いし、異種材料で別個に形成しても
良い。
上記のようにダミー電極１０を設けると、抵抗体６をレ
ーザー光８でトリミングする際、ダミー電極１０はセラ
電ツク絶縁層２に比べてレーザー光８で除去されにくい
ため、レーザー光８はダミー電極１０の部分で大幅に弱
まり、下の層への切込み深さが例えば図示例のように小
さく抑えられる。
ーザー光８でトリミングする際、ダミー電極１０はセラ
電ツク絶縁層２に比べてレーザー光８で除去されにくい
ため、レーザー光８はダミー電極１０の部分で大幅に弱
まり、下の層への切込み深さが例えば図示例のように小
さく抑えられる。
従って、セラミック絶縁層２の必要層数を減らしつつ、
内部の導体４がレーザー光８で損傷または切断されるの
を防止することができる。例えば、第３図のような従来
例ではセラミック絶縁層２を回路構成上必要とするより
２層程度多く設ける必要があったが、この実施例ではダ
ミー電極１０を設けるためにセラミック絶縁層２を１層
多く設けるだけで済む。その結果、当該セラミック多層
回路基板の製造上の工程を削減することができると共に
、導体４の損傷等が防止されるので当該セラミック多層
回路基板の信頼性が向上する。
内部の導体４がレーザー光８で損傷または切断されるの
を防止することができる。例えば、第３図のような従来
例ではセラミック絶縁層２を回路構成上必要とするより
２層程度多く設ける必要があったが、この実施例ではダ
ミー電極１０を設けるためにセラミック絶縁層２を１層
多く設けるだけで済む。その結果、当該セラミック多層
回路基板の製造上の工程を削減することができると共に
、導体４の損傷等が防止されるので当該セラミック多層
回路基板の信頼性が向上する。
しかも、抵抗体６の下部で導体４が配置できない部分が
少なくなるので、内部回路の高密度化が阻害されること
もない。
少なくなるので、内部回路の高密度化が阻害されること
もない。
なお、ダミー電極１０は回路特性と無関係なものである
ため、それがレーザー光８で損傷または切断されても回
路特性に影響はない。
ため、それがレーザー光８で損傷または切断されても回
路特性に影響はない。
以上のようにこの発明によれば、上記のようなダミー電
極を設けることで、セラミック絶縁層の必要層数を減ら
しつつ、かつ内部回路の高密度化を阻害することなく、
表面の抵抗体をトリミングする際のレーザー光で内部の
導体が損傷または切断されるのを防止することができる
。
極を設けることで、セラミック絶縁層の必要層数を減ら
しつつ、かつ内部回路の高密度化を阻害することなく、
表面の抵抗体をトリミングする際のレーザー光で内部の
導体が損傷または切断されるのを防止することができる
。
その結果、当該セラミック多層回路基板の製造上の工程
を削減することができると共に、当該セラミック多層回
路基板の信頼性の向上を図ることができ、また内部回路
の高密度化を図ることもできる。
を削減することができると共に、当該セラミック多層回
路基板の信頼性の向上を図ることができ、また内部回路
の高密度化を図ることもできる。
第１図は、この発明の一実施例に係るセラミック多層回
路基板を部分的に示す断面図である。第２図および第３
図は、それぞれ、従来のセラミック多層回路基板の例を
部分的に示す断面図である。 ２・・・セラミック絶縁層、４・・・導体、６・・・抵
抗体、８・・・レーザー光、１０・・・ダミー電極。
路基板を部分的に示す断面図である。第２図および第３
図は、それぞれ、従来のセラミック多層回路基板の例を
部分的に示す断面図である。 ２・・・セラミック絶縁層、４・・・導体、６・・・抵
抗体、８・・・レーザー光、１０・・・ダミー電極。
Claims (1)
- （１）複数のセラミック絶縁層を積層したものの内部に
回路を構成する導体を有しかつ表面に抵抗体を有するセ
ラミック多層回路基板において、前記表面の抵抗体の下
部であって当該抵抗体と内部の導体との間に、回路特性
と無関係なダミー電極を設けていることを特徴とするセ
ラミック多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219716A JPH0382194A (ja) | 1989-08-25 | 1989-08-25 | セラミック多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219716A JPH0382194A (ja) | 1989-08-25 | 1989-08-25 | セラミック多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382194A true JPH0382194A (ja) | 1991-04-08 |
Family
ID=16739852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219716A Pending JPH0382194A (ja) | 1989-08-25 | 1989-08-25 | セラミック多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7105911B2 (en) | 2002-10-16 | 2006-09-12 | Hitachi, Ltd. | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate |
-
1989
- 1989-08-25 JP JP1219716A patent/JPH0382194A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7105911B2 (en) | 2002-10-16 | 2006-09-12 | Hitachi, Ltd. | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417393A (en) | Method of fabricating high density electronic circuits having very narrow conductors | |
| TW353859B (en) | Structure and method for supporting one or more electronic components | |
| US4487993A (en) | High density electronic circuits having very narrow conductors | |
| JPH0453219A (ja) | 表面実装型電子部品 | |
| JPH0382194A (ja) | セラミック多層回路基板 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6373606A (ja) | 厚膜インダクタの製造方法 | |
| US5061547A (en) | Structure of conductive layers in multilayer substrates for minimizing blisters and delaminations | |
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPH02122594A (ja) | 回路基板装置 | |
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JP2746514B2 (ja) | セラミックス配線基板 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JPH01211996A (ja) | 回路基板構造 | |
| JPH0888527A (ja) | 積層型電子部品の周波数調整方法 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JP2750711B2 (ja) | 集積回路 | |
| JPH0350781A (ja) | 厚膜混成集積回路 | |
| JPH06140764A (ja) | コンデンサ内蔵多層回路基板 | |
| JP2002270449A (ja) | インダクタ部品の製造方法 | |
| JPH04348058A (ja) | ガラス繊維入り有機基板 | |
| JPS5965403A (ja) | 厚膜抵抗器 |