JPH0353444Y2 - - Google Patents
Info
- Publication number
- JPH0353444Y2 JPH0353444Y2 JP1985069632U JP6963285U JPH0353444Y2 JP H0353444 Y2 JPH0353444 Y2 JP H0353444Y2 JP 1985069632 U JP1985069632 U JP 1985069632U JP 6963285 U JP6963285 U JP 6963285U JP H0353444 Y2 JPH0353444 Y2 JP H0353444Y2
- Authority
- JP
- Japan
- Prior art keywords
- slits
- substrate
- sides
- resistor
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
この考案は抵抗器用の基板に係り、特に分離し
た後のチツプ抵抗器の形状が良好となる抵抗器用
の基板に関する。
た後のチツプ抵抗器の形状が良好となる抵抗器用
の基板に関する。
従来の技術
一般に、チツプ抵抗器を製造するための基板と
して周辺が方形に形成されたセラミツク基板が用
いられており、通常該セラミツク基板の片面には
格子状のスリツトが形成されると共に、当該セラ
ミツク基板の一角がテーパ状に切除される。
して周辺が方形に形成されたセラミツク基板が用
いられており、通常該セラミツク基板の片面には
格子状のスリツトが形成されると共に、当該セラ
ミツク基板の一角がテーパ状に切除される。
なお、基板の一角を切除するのは、工程中にお
ける基板の方向性を知るためであり、スリツトを
形成するのは、このスリツトの各格子内に電極導
体や抵抗膜を形成し、その後前記スリツトでブレ
イクすることにより基板をチツプ抵抗器単位に分
離させるためである。
ける基板の方向性を知るためであり、スリツトを
形成するのは、このスリツトの各格子内に電極導
体や抵抗膜を形成し、その後前記スリツトでブレ
イクすることにより基板をチツプ抵抗器単位に分
離させるためである。
考案が解決しようとする問題点
この従来の方式では、格子状のスリツトが基板
の片面にしか形成されていないため、前記ブレイ
ク時において該基板の割れる方向が規則正しくな
く、いわゆる斜め割れを生じることがある。この
斜め割れは、チツプ抵抗器の形状不良を招来する
と共に歩留りが低減する原因となつていた。
の片面にしか形成されていないため、前記ブレイ
ク時において該基板の割れる方向が規則正しくな
く、いわゆる斜め割れを生じることがある。この
斜め割れは、チツプ抵抗器の形状不良を招来する
と共に歩留りが低減する原因となつていた。
この考案は上記事情に着目して創案されたもの
で、ブレイク時における基板の斜め割れを防止す
ると共に歩留りを向上しうる抵抗器用の基板を提
供することを目的としている。
で、ブレイク時における基板の斜め割れを防止す
ると共に歩留りを向上しうる抵抗器用の基板を提
供することを目的としている。
問題点を解決するための手段
そのため本考案は(1)から(6)までの構成要件を有
している抵抗器用の基板である。
している抵抗器用の基板である。
(1) 周辺が長方形であること。
(2) 1角がテーパ状にカツトされていること。
(3) 前記カツトされた角とその対角にはスルーホ
ールがそれぞれ形成されていること。
ールがそれぞれ形成されていること。
(4) 表面側において、対応する2辺に最も近い2
本のスリツト13a,13aは前記2辺と直交
する他の2辺の縁端まで形成されている一方、
13a,13aに平行な他のスリツトは縁端に
至るまでは形成されていないこと。
本のスリツト13a,13aは前記2辺と直交
する他の2辺の縁端まで形成されている一方、
13a,13aに平行な他のスリツトは縁端に
至るまでは形成されていないこと。
(5) (4)に記載したスリツト13a,13aに直交
するスリツト13b,13bとスリツト13
a,13aのところで止まつていること。
するスリツト13b,13bとスリツト13
a,13aのところで止まつていること。
(6) 裏面側においても、上記と同様のスリツトが
表面側のスリツトに対応して形成されているこ
と。
表面側のスリツトに対応して形成されているこ
と。
作 用
即ち、両面に形成したスリツトの各底部間の距
離が狭くなつてこの部分が強度的に弱くなる。こ
の基板に力を加えた場合には該両スリツト間に亀
裂が生じるようになるから斜め割れがなくなる。
離が狭くなつてこの部分が強度的に弱くなる。こ
の基板に力を加えた場合には該両スリツト間に亀
裂が生じるようになるから斜め割れがなくなる。
実施例
以下、図面を参照してこの考案の一実施例を詳
細に説明する。第1図はこの考案の一実施例であ
る抵抗器用の基板の上面を示す斜視図、第2図は
その下面を示す斜視図である。
細に説明する。第1図はこの考案の一実施例であ
る抵抗器用の基板の上面を示す斜視図、第2図は
その下面を示す斜視図である。
図例の基板1は、略正方形状のセラミツクから
なり、その一角10aがテーパ状に切除されてい
る。前記切除された角10aとその対角10bに
スルーホール11,12が基板1の厚み方向に穿
設されている。これらの加工により基板1の方向
性が判別されるようになつている。
なり、その一角10aがテーパ状に切除されてい
る。前記切除された角10aとその対角10bに
スルーホール11,12が基板1の厚み方向に穿
設されている。これらの加工により基板1の方向
性が判別されるようになつている。
さらに、該基板1の両面には、格子状のスリツ
ト13,14がそれぞれ対応するように設けら
れ、第3図に示すように各スリツト13と14と
の各底部間の距離が狭くなつている。なお、この
スリツト13,14は、焼成前のセラミツク基板
即ちグリーンシートの状態で型押しによつて形成
するのが好ましいが、この他の方法で形成するも
可能である。具体的には、スリツト13,14
は、それぞれ直交した縦ライン13a,14aと
横ライン13b,14bとで構成している。そし
て、基板1の一辺近傍にある縦ライン13a及び
14aは、その両端部が前記辺と直交する辺にま
で到達するような長さに設定されていると共に、
これ以外の縦ライン13a及び14aはその両端
部が該辺にまで到達しない長さに設定されてい
る。即ち、該辺まで延長しているとチツプと同形
となり、抵抗値があるか、ないかの不良品選別工
程が必要となる。図のような形状にしておけば、
異形基板として外形寸法外となるので切断工程で
廃棄処理できる。一方、横ライン13b及び14
bは、それぞれの両端部が上述した基板1の辺近
傍にある縦ライン13aと13aとの間及び14
aと14aとの間の長さに設定されている。即
ち、縦ライン13a,14a及び横ライン13
b,14bと、基板1の各辺との間には、数ミリ
程度の間隙15が形成されている。この間隙15
は、電極導体や抵抗膜を形成せずに分離後に捨て
るようにしている。
ト13,14がそれぞれ対応するように設けら
れ、第3図に示すように各スリツト13と14と
の各底部間の距離が狭くなつている。なお、この
スリツト13,14は、焼成前のセラミツク基板
即ちグリーンシートの状態で型押しによつて形成
するのが好ましいが、この他の方法で形成するも
可能である。具体的には、スリツト13,14
は、それぞれ直交した縦ライン13a,14aと
横ライン13b,14bとで構成している。そし
て、基板1の一辺近傍にある縦ライン13a及び
14aは、その両端部が前記辺と直交する辺にま
で到達するような長さに設定されていると共に、
これ以外の縦ライン13a及び14aはその両端
部が該辺にまで到達しない長さに設定されてい
る。即ち、該辺まで延長しているとチツプと同形
となり、抵抗値があるか、ないかの不良品選別工
程が必要となる。図のような形状にしておけば、
異形基板として外形寸法外となるので切断工程で
廃棄処理できる。一方、横ライン13b及び14
bは、それぞれの両端部が上述した基板1の辺近
傍にある縦ライン13aと13aとの間及び14
aと14aとの間の長さに設定されている。即
ち、縦ライン13a,14a及び横ライン13
b,14bと、基板1の各辺との間には、数ミリ
程度の間隙15が形成されている。この間隙15
は、電極導体や抵抗膜を形成せずに分離後に捨て
るようにしている。
次に、チツプ抵抗器の製造手順を簡単に説明す
る。まず、上述した基板1のスリツト13,14
の各格子内に電極導体や抵抗膜を順次形成する。
その後スリツト13,14でブレイクさせること
により、スリツト13と14との間に亀裂が生じ
てチツプ抵抗器単位に基板1が分離される。通常
のブレイク方法では、比較的径の大きいローラと
径の小さいローラとで基板1を挟持し、前記小さ
いローラを支点として前記大きいローラで基板1
に力を加えるようになしている。
る。まず、上述した基板1のスリツト13,14
の各格子内に電極導体や抵抗膜を順次形成する。
その後スリツト13,14でブレイクさせること
により、スリツト13と14との間に亀裂が生じ
てチツプ抵抗器単位に基板1が分離される。通常
のブレイク方法では、比較的径の大きいローラと
径の小さいローラとで基板1を挟持し、前記小さ
いローラを支点として前記大きいローラで基板1
に力を加えるようになしている。
考案の効果
以上詳説したようにこの考案によれば、従来の
ような斜め割れが無くなる。即ち、ブレイクした
時に基板の両面のスリツト間にのみ亀裂が走るか
ら、前記基板の割れ方向が規則正しくなつて基板
の分離状態が良好となる。そのため、形状の良い
チツプ抵抗器が得られ、歩留りを従来と比較して
大幅に向上させることができる。
ような斜め割れが無くなる。即ち、ブレイクした
時に基板の両面のスリツト間にのみ亀裂が走るか
ら、前記基板の割れ方向が規則正しくなつて基板
の分離状態が良好となる。そのため、形状の良い
チツプ抵抗器が得られ、歩留りを従来と比較して
大幅に向上させることができる。
第1図はこの考案の一実施例である抵抗器用の
基板の上面を示す斜視図、第2図は第1図に示し
た抵抗器用の基板の下面を示す斜視図、第3図は
第1図に示すA−A線矢視断面図である。 10……基板、10a……1角、11,12…
…スルーホール、13,14……スリツト、13
a,14a……縦ライン、13b,14b……横
ライン。
基板の上面を示す斜視図、第2図は第1図に示し
た抵抗器用の基板の下面を示す斜視図、第3図は
第1図に示すA−A線矢視断面図である。 10……基板、10a……1角、11,12…
…スルーホール、13,14……スリツト、13
a,14a……縦ライン、13b,14b……横
ライン。
Claims (1)
- 【実用新案登録請求の範囲】 つぎのように構成したことを特徴とする抵抗器
用の基板。 (1) 周辺が長方形であること。 (2) 1角がテーパ状にカツトされていること。 (3) 前記カツトされた角とその対角にはスルーホ
ールがそれぞれ形成されていること。 (4) 表面側において、対応する2辺に最も近い2
本のスリツト13a,13aは前記2辺と直交
する他の2辺の縁端まで形成されている一方、
13a,13aに平行な他のスリツトは縁端に
至るまでは形成されていないこと。 (5) (4)に記載したスリツト13a,13aに直交
するスリツト13b,13bはスリツト13
a,13aのところで止まつていること。 (6) 裏面側においても、上記と同様のスリツトが
表面側のスリツトに対応して形成されているこ
と。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985069632U JPH0353444Y2 (ja) | 1985-05-10 | 1985-05-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985069632U JPH0353444Y2 (ja) | 1985-05-10 | 1985-05-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61186209U JPS61186209U (ja) | 1986-11-20 |
JPH0353444Y2 true JPH0353444Y2 (ja) | 1991-11-22 |
Family
ID=30605489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985069632U Expired JPH0353444Y2 (ja) | 1985-05-10 | 1985-05-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0353444Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830118A (ja) * | 1981-08-14 | 1983-02-22 | ティーディーケイ株式会社 | 電子部品、その製造方法及び製造装置 |
JPS5848910A (ja) * | 1981-09-18 | 1983-03-23 | 松下電器産業株式会社 | 超小型部品用セラミツク基板及びその製造法 |
-
1985
- 1985-05-10 JP JP1985069632U patent/JPH0353444Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830118A (ja) * | 1981-08-14 | 1983-02-22 | ティーディーケイ株式会社 | 電子部品、その製造方法及び製造装置 |
JPS5848910A (ja) * | 1981-09-18 | 1983-03-23 | 松下電器産業株式会社 | 超小型部品用セラミツク基板及びその製造法 |
Also Published As
Publication number | Publication date |
---|---|
JPS61186209U (ja) | 1986-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002367817A (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
JP2003209004A (ja) | 多連チップ抵抗器の製造方法 | |
JPH0353444Y2 (ja) | ||
JPH0367324B2 (ja) | ||
JPH0342642Y2 (ja) | ||
JPH09306710A (ja) | チップネットワーク電子部品 | |
JPH0616763Y2 (ja) | サーマルヘッド | |
JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
JPH01152701A (ja) | チップ型電子部品 | |
JP2578398Y2 (ja) | チップ状電子部品用基板 | |
JP2545546Y2 (ja) | チツプ抵抗器 | |
JPH09162521A (ja) | セラミック端子の製造方法 | |
JP3155851B2 (ja) | チップ型抵抗器の製造方法 | |
JP2884721B2 (ja) | ガラスセラミック多層配線基板 | |
JP2923990B2 (ja) | 平板型表示パネルの製造方法 | |
JP2553318Y2 (ja) | セラミック基板 | |
JPS6330771B2 (ja) | ||
JPS61184802A (ja) | チツプ型抵抗器の製造方法 | |
JP2570815Y2 (ja) | 多連型チツプ抵抗器 | |
JPH06105755B2 (ja) | 電子部品の製造方法 | |
JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
JP2004253636A (ja) | チップ抵抗器の製造方法 | |
JPH09129992A (ja) | ブレーク溝入りセラミック基板 | |
JPH09171904A (ja) | チップ抵抗器の製造方法 | |
JPS6154208B2 (ja) |