JPS6327090A - 厚膜混成集積回路 - Google Patents
厚膜混成集積回路Info
- Publication number
- JPS6327090A JPS6327090A JP17007886A JP17007886A JPS6327090A JP S6327090 A JPS6327090 A JP S6327090A JP 17007886 A JP17007886 A JP 17007886A JP 17007886 A JP17007886 A JP 17007886A JP S6327090 A JPS6327090 A JP S6327090A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- thick film
- integrated circuit
- hybrid integrated
- film hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 5
- 238000007639 printing Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器等に用いる電子回路を構成する厚膜混
成集積回路に関するものである。
成集積回路に関するものである。
従来の技術
近年、厚膜混成集積回路は電子機器の小型化。
高信頼性化、更には多機種少量生産に適した工法として
、産業用、ＴＬ事用等に限らず、民生分野においても極
めて広範に亘って用いられている。
、産業用、ＴＬ事用等に限らず、民生分野においても極
めて広範に亘って用いられている。
以下図面を参照しながら、上述した従来の厚膜混成集積
回路の一例について説明する。
回路の一例について説明する。
第２図は従来の厚膜混成集積回路のスルーホールの断面
を示すものである。第２図において１はセラミック等の
基板である。２は形成された導体で３はスルーホール部
である。基板の表面、及びスルーホール部３は導体で回
路が形成されている。
を示すものである。第２図において１はセラミック等の
基板である。２は形成された導体で３はスルーホール部
である。基板の表面、及びスルーホール部３は導体で回
路が形成されている。
以上のように構成された厚膜混成集積回路について以下
、その構成を更にくわしく説明する。スルーホール部３
の形成は、あらかじめ孔をレーザー加工や金型によるプ
レス等で形成された基板に表面導体を導体ペーストラ印
刷、焼成することでなされる。つまり導体ペーストを表
面にスクリーン印刷する際、あらかじめ設けられた孔を
真空ポンプ等で吸引しながら印刷を実行することで、導
体ペーストは孔の中に吸引され、孔の壁面に耐着する。
、その構成を更にくわしく説明する。スルーホール部３
の形成は、あらかじめ孔をレーザー加工や金型によるプ
レス等で形成された基板に表面導体を導体ペーストラ印
刷、焼成することでなされる。つまり導体ペーストを表
面にスクリーン印刷する際、あらかじめ設けられた孔を
真空ポンプ等で吸引しながら印刷を実行することで、導
体ペーストは孔の中に吸引され、孔の壁面に耐着する。
乾燥後、裏面からも全く同じ工程により、孔の壁面の全
てに導体ペーストラ耐着させることができる。しかる後
に焼厄すれば、第２図の如く、上部導体と下部導体はス
ルーホールを介して電気的に導通する。
てに導体ペーストラ耐着させることができる。しかる後
に焼厄すれば、第２図の如く、上部導体と下部導体はス
ルーホールを介して電気的に導通する。
発明が解決しようとする問題点
しかしながら上記のような構成ではスルーホールのコー
ナーエツジ部に導体のクラック７や断線８が生じるとい
う問題点を有していた。この点を図を用いて更にくわし
く説明する。第３図はこの説明の為の拡大された断面図
である。前述のごとく、スルーホール内の壁面に導体を
形成するには導体ペーストの吸引という手段による為、
コーナーエツジ部は膜厚が薄くなることは避けられない
。
ナーエツジ部に導体のクラック７や断線８が生じるとい
う問題点を有していた。この点を図を用いて更にくわし
く説明する。第３図はこの説明の為の拡大された断面図
である。前述のごとく、スルーホール内の壁面に導体を
形成するには導体ペーストの吸引という手段による為、
コーナーエツジ部は膜厚が薄くなることは避けられない
。
しかも焼成の際にはいかなる導体ペーストもその材質に
より差はあるものの、いずれも収縮し、コーナーエツジ
部はより膜厚は薄くなる。しかも応力が残存することに
なる。その結果、エツジ部で断線したり、クラックが生
ずることが多く、これは厚膜混成集積回路の信頼性全署
しく低下させる原因となっている。
より差はあるものの、いずれも収縮し、コーナーエツジ
部はより膜厚は薄くなる。しかも応力が残存することに
なる。その結果、エツジ部で断線したり、クラックが生
ずることが多く、これは厚膜混成集積回路の信頼性全署
しく低下させる原因となっている。
問題点を解決するための手段
上記問題点を解決するために本発明の厚膜混成集積回路
は、スルーホール部の基板コーナーエツジ部に面取りを
ほどこしておき、その後に導体ペーストラ印刷、焼成す
ることでスルーホールを形成するという構成を備えたも
のである。
は、スルーホール部の基板コーナーエツジ部に面取りを
ほどこしておき、その後に導体ペーストラ印刷、焼成す
ることでスルーホールを形成するという構成を備えたも
のである。
作用
本発明は上記の構成に工ってスルーホールのコーナーエ
ツジ部は導体ペーストが印刷時に均一膜厚に形成され焼
成時の応力も避ける事ができ断線とかクラックの発生を
みない極めて安定な高信頼性を有する厚膜混成集積回路
を実現できることとなる。
ツジ部は導体ペーストが印刷時に均一膜厚に形成され焼
成時の応力も避ける事ができ断線とかクラックの発生を
みない極めて安定な高信頼性を有する厚膜混成集積回路
を実現できることとなる。
実施例
以下本発明の一実施例の厚膜混成集積回路について、図
面を参照しながら説明する。第１図は本発明の一実施例
における厚膜混成集積回路の断面図を示すものである。
面を参照しながら説明する。第１図は本発明の一実施例
における厚膜混成集積回路の断面図を示すものである。
第１図において１はセラミック等の基板、２は表面導体
、３はスルーホール部、４は基板のスルーホールコーナ
ーエツジ部、５はスルーホール内の壁面導体、ｅはスル
ーホールコーナーエツジ部の導体である。以上のように
構成された厚膜混成集積回路について以下第１図を用い
てくわしく説明する。あらかじめ孔の設けられた基板１
に、導体ペースｌ−にスクリーン印刷等で形成する際、
従来例でも説明した如く、真空ポンプ等で吸引する。そ
の結果導体ペーストは孔の壁面に沿って吸引されるが、
コーナーエツジが面取りされている結果、円滑に吸引さ
れ、導体膜厚がエツジ部で薄くなることが無くなる。
、３はスルーホール部、４は基板のスルーホールコーナ
ーエツジ部、５はスルーホール内の壁面導体、ｅはスル
ーホールコーナーエツジ部の導体である。以上のように
構成された厚膜混成集積回路について以下第１図を用い
てくわしく説明する。あらかじめ孔の設けられた基板１
に、導体ペースｌ−にスクリーン印刷等で形成する際、
従来例でも説明した如く、真空ポンプ等で吸引する。そ
の結果導体ペーストは孔の壁面に沿って吸引されるが、
コーナーエツジが面取りされている結果、円滑に吸引さ
れ、導体膜厚がエツジ部で薄くなることが無くなる。
以上のように本実施例によれば、スルーホールのコーナ
ーを面取りすることにより、スルーホールのコーナーエ
ツジ部の導体の膜厚を他の部分の膜厚と略同−に構成す
ることができる。 ・発明の効果 以上のように本発明はスルーホールのコーナーエツジ部
を面取りすることにより、極めて高信頼性の厚膜混成集
積回路を提供することができる。
ーを面取りすることにより、スルーホールのコーナーエ
ツジ部の導体の膜厚を他の部分の膜厚と略同−に構成す
ることができる。 ・発明の効果 以上のように本発明はスルーホールのコーナーエツジ部
を面取りすることにより、極めて高信頼性の厚膜混成集
積回路を提供することができる。
第１図は本発明の一実施例における厚膜混成集積回路の
要部断面図、第２図は従来の厚膜混成集積回路の要部断
面図、第３図は従来の問題点を説明する断面の拡大図で
ある。 １・・・・・・セラミック基板、２・・・山導体、３・
・・・・・スルーホール部、４・・・・・・セラミック
基板スルーホールエツジ。
要部断面図、第２図は従来の厚膜混成集積回路の要部断
面図、第３図は従来の問題点を説明する断面の拡大図で
ある。 １・・・・・・セラミック基板、２・・・山導体、３・
・・・・・スルーホール部、４・・・・・・セラミック
基板スルーホールエツジ。
Claims (1)
- セラミック基板、もしくはその他の絶縁基板の両面に
電気回路を構成する導体を厚膜にて形成し、前記基板に
基板の両面を貫通する貫通孔を設け、前記貫通孔と両平
面との境界エッジ部に面取りをほどこし、前記貫通孔の
壁面ならびに境界エッジの面取り部に導体を厚膜にて形
成し電気的スルーホールを構成することを特徴とする厚
膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17007886A JPS6327090A (ja) | 1986-07-18 | 1986-07-18 | 厚膜混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17007886A JPS6327090A (ja) | 1986-07-18 | 1986-07-18 | 厚膜混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327090A true JPS6327090A (ja) | 1988-02-04 |
Family
ID=15898233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17007886A Pending JPS6327090A (ja) | 1986-07-18 | 1986-07-18 | 厚膜混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272690A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 厚膜回路印刷基板 |
-
1986
- 1986-07-18 JP JP17007886A patent/JPS6327090A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272690A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 厚膜回路印刷基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003100548A (ja) | 積層チップ電子部品およびその製造方法 | |
| JPS6327090A (ja) | 厚膜混成集積回路 | |
| EP0129137B1 (en) | Method of forming an aperture in a dielectric substance and securing a conductive pin in said aperture | |
| JPH11121251A (ja) | 積層形セラミック部品及びその製造方法 | |
| JPH0191502A (ja) | 誘電体共振器 | |
| JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
| JPH0540582Y2 (ja) | ||
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JP2001167914A (ja) | 絶縁基板の分割溝形状 | |
| JPS6314474Y2 (ja) | ||
| JPH05327157A (ja) | セラミック基板 | |
| JP2000252159A (ja) | 積層セラミックコンデンサ | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JPH05144976A (ja) | 表面実装用パツケ−ジの構造 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPH05121852A (ja) | スルーホール付きメタルコア配線基板 | |
| JPS62177992A (ja) | 回路基板のスル−ホ−ル形成方法 | |
| JPS5818301Y2 (ja) | マイクロ波ストリツプ回路のア−ス用スルホ−ルリング | |
| JPS63102392A (ja) | セラミツク多層基板 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0137880B2 (ja) | ||
| JPS60109299A (ja) | 多層配線板 | |
| JPS6124296A (ja) | 厚膜ハイブリツドｉｃ |