JPH05144976A - 表面実装用パツケ−ジの構造 - Google Patents
表面実装用パツケ−ジの構造Info
- Publication number
- JPH05144976A JPH05144976A JP32946191A JP32946191A JPH05144976A JP H05144976 A JPH05144976 A JP H05144976A JP 32946191 A JP32946191 A JP 32946191A JP 32946191 A JP32946191 A JP 32946191A JP H05144976 A JPH05144976 A JP H05144976A
- Authority
- JP
- Japan
- Prior art keywords
- package
- conductor
- lead
- bottom plate
- cutouts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 J−リ−ド・タイプ・パッケ−ジに於けるリ
−ドの屈曲加工及びこれに伴い発生するリ−ド先端のパ
ッケ−ジ底面からの浮き上がりに起因するパッケ−ジ高
度の増大を防止すると共にリ−ドのプリントパタ−ンへ
の接合面に対する凹凸加工を容易にすることを目的とす
る。 【構成】上述の目的を達成する為、パッケ−ジ底部外周
適所に一面がパッケ−ジ内部に、その対向面がパッケ−
ジ底面に、更に他の一又は二面がパッケ−ジ側面に露出
する如き導体ブロックを底板及び囲壁を構成する絶縁物
と一体化せしめたものである。
−ドの屈曲加工及びこれに伴い発生するリ−ド先端のパ
ッケ−ジ底面からの浮き上がりに起因するパッケ−ジ高
度の増大を防止すると共にリ−ドのプリントパタ−ンへ
の接合面に対する凹凸加工を容易にすることを目的とす
る。 【構成】上述の目的を達成する為、パッケ−ジ底部外周
適所に一面がパッケ−ジ内部に、その対向面がパッケ−
ジ底面に、更に他の一又は二面がパッケ−ジ側面に露出
する如き導体ブロックを底板及び囲壁を構成する絶縁物
と一体化せしめたものである。
Description
【0001】
【産業上の利用分野】本発明は表面実装用パッケ−ジ、
殊にリ−ド端子に殆ど後加工を要しないJ−リ−ド類似
の端子を備えた表面実装用パッケ−ジの構造に関する。
殊にリ−ド端子に殆ど後加工を要しないJ−リ−ド類似
の端子を備えた表面実装用パッケ−ジの構造に関する。
【0002】
【従来の技術】近年、電子機器の小型化への要求が著し
くなるに従いこれに使用する電子部品も極めて小型化す
ると共にプリント板への実装密度を高め、しかもその自
動マウントを容易ならしむる為表面実装タイプとするこ
とが多くなっている。表面実装型電子部品はその外部リ
−ド端子の形状により、リ−ド端子がパッケ−ジ側壁か
ら突出した所謂ガル・タイプとリ−ド端子をパッケ−ジ
底面内壁に巻き込んだJ−リ−ド・タイプとが存在する
が、高密度実装の要求から後者J−リ−ド・タイプが主
流となりつつある。
くなるに従いこれに使用する電子部品も極めて小型化す
ると共にプリント板への実装密度を高め、しかもその自
動マウントを容易ならしむる為表面実装タイプとするこ
とが多くなっている。表面実装型電子部品はその外部リ
−ド端子の形状により、リ−ド端子がパッケ−ジ側壁か
ら突出した所謂ガル・タイプとリ−ド端子をパッケ−ジ
底面内壁に巻き込んだJ−リ−ド・タイプとが存在する
が、高密度実装の要求から後者J−リ−ド・タイプが主
流となりつつある。
【0003】しかしながらこれら従来の電子部品のリ−
ド端子はいずれも導体薄片を所望の形状に加工したもの
であった為、殊にJ−リ−ド・タイプの端子にあっては
リ−ド端子の屈曲加工を必要とする故格別の工数を要す
るのみならず、屈曲したリ−ド端子は電子部品パッケ−
ジ底面から少しく浮き上がる為プリント基板の部品実装
面高度の圧縮が困難であること、更にはプリント基板と
リ−ド端子面との間に必要且つ充分な半田層を介在させ
る上で必要なリ−ド端子接着面への凹凸加工が困難であ
るといった種々の欠陥を有するものであった。
ド端子はいずれも導体薄片を所望の形状に加工したもの
であった為、殊にJ−リ−ド・タイプの端子にあっては
リ−ド端子の屈曲加工を必要とする故格別の工数を要す
るのみならず、屈曲したリ−ド端子は電子部品パッケ−
ジ底面から少しく浮き上がる為プリント基板の部品実装
面高度の圧縮が困難であること、更にはプリント基板と
リ−ド端子面との間に必要且つ充分な半田層を介在させ
る上で必要なリ−ド端子接着面への凹凸加工が困難であ
るといった種々の欠陥を有するものであった。
【0004】
【発明の目的】本発明は上述した如き従来のJ−リ−ド
・タイプ表面実装用部品のパッケ−ジが有する種々の欠
陥を一挙に解消し、実装高度を必要最小限に保つと共に
リ−ド端子の屈曲の如き格別の工程を必要とせずしかも
リ−ド端子接着面への凹凸加工容易な構造を有する表面
実装用パッケ−ジを提供することを目的とする。
・タイプ表面実装用部品のパッケ−ジが有する種々の欠
陥を一挙に解消し、実装高度を必要最小限に保つと共に
リ−ド端子の屈曲の如き格別の工程を必要とせずしかも
リ−ド端子接着面への凹凸加工容易な構造を有する表面
実装用パッケ−ジを提供することを目的とする。
【0005】
【発明の概要】上述の目的を達成する為本発明に係る表
面実装用パッケ−ジは、パッケ−ジを構成する絶縁物質
の底板の外周適所に導体ブロックを気密一体化し該導体
ブロックの一面はパッケ−ジ内底面に、他面は前記底板
外底面に、更に他の一又は二面はやはり絶縁物質のパッ
ケ−ジ側壁外面に露出する如き構造としたものである。
面実装用パッケ−ジは、パッケ−ジを構成する絶縁物質
の底板の外周適所に導体ブロックを気密一体化し該導体
ブロックの一面はパッケ−ジ内底面に、他面は前記底板
外底面に、更に他の一又は二面はやはり絶縁物質のパッ
ケ−ジ側壁外面に露出する如き構造としたものである。
【0006】
【実施例】以下本発明を図面に示した実施例に基づいて
詳細に説明する。先ず、本発明の理解を助ける為実施例
の説明に先行して従来のJ−リ−ド・タイプ・パッケ−
ジの欠陥について少しく解説する。図6(a)は最も一
般的なJ−リ−ド・タイプ・パッケ−ジの断面図であっ
て、コバ−ガラス等の絶縁物質にて形成した底板1とや
はり同材質の囲壁部材2との間に金属薄板を所要の形状
(当初はL字断面)のリ−ド部材3、3を挾み更に前記
囲壁部材2の他面には金属蓋4を接着する為のシ−ル部
材5を当接して一体的に過熱密着した後、前記リ−ド端
子3、3を前記底板1底面内側に屈曲したものであっ
て、屈曲工程が必要である上、この屈曲によって前記リ
−ド端子3、3の先端部が前記底板1の底面より少しく
浮き上がることは不可避である為プリント板への実装高
度が高くなること及び前記リ−ド端子3、3は極めて薄
い金属板であるからプリント板との接着面に充分な半田
層を付与する為の凹凸加工が困難であるといった欠陥が
あったこと前述の通りである。
詳細に説明する。先ず、本発明の理解を助ける為実施例
の説明に先行して従来のJ−リ−ド・タイプ・パッケ−
ジの欠陥について少しく解説する。図6(a)は最も一
般的なJ−リ−ド・タイプ・パッケ−ジの断面図であっ
て、コバ−ガラス等の絶縁物質にて形成した底板1とや
はり同材質の囲壁部材2との間に金属薄板を所要の形状
(当初はL字断面)のリ−ド部材3、3を挾み更に前記
囲壁部材2の他面には金属蓋4を接着する為のシ−ル部
材5を当接して一体的に過熱密着した後、前記リ−ド端
子3、3を前記底板1底面内側に屈曲したものであっ
て、屈曲工程が必要である上、この屈曲によって前記リ
−ド端子3、3の先端部が前記底板1の底面より少しく
浮き上がることは不可避である為プリント板への実装高
度が高くなること及び前記リ−ド端子3、3は極めて薄
い金属板であるからプリント板との接着面に充分な半田
層を付与する為の凹凸加工が困難であるといった欠陥が
あったこと前述の通りである。
【0007】又、同図(b)は従来一般に用いられてい
るJ−リ−ド類似のリ−ド端子を備えたセラミック・パ
ッケ−ジの構造を示す断面図であって、その製造工程は
周知の如く底板6を構成する焼成前のセラミック・シ−
トにビアホ−ル7或はスル−ホ−ル8(後に該スル−ホ
−ル中央で切断することによりパッケ−ジ側縁に半円断
面のリ−ド端子を構成する)を構成し、その上に、パッ
ケ−ジ内部に露出する所要の導体パタ−ン或はパッド9
を構成すべき導体インク・パタ−ンを印刷した中間囲壁
部10を重ね、更にその上にパッケ−ジの蓋4を接着す
べき導体シ−ル5を銀蝋プリフォ−ム11を介して一体
接合する最上段囲壁12を積層し焼成するものである。
尚、前記ビアホ−ル7或はスル−ホ−ル8と接続しパ
ッケ−ジ底面から側縁にかけて形成すべき外部リ−ド端
子13はパッケ−ジ焼成后改めて印刷或はメタライズ等
の手法にて形成するのが一般的である。上述した如き構
造を有するセラミック・パッケ−ジは外部リ−ド端子を
屈曲する必要はないから該端子がパッケ−ジの底から浮
き上がることはないが製造工程が複雑である故高価にな
るという欠点があった。
るJ−リ−ド類似のリ−ド端子を備えたセラミック・パ
ッケ−ジの構造を示す断面図であって、その製造工程は
周知の如く底板6を構成する焼成前のセラミック・シ−
トにビアホ−ル7或はスル−ホ−ル8(後に該スル−ホ
−ル中央で切断することによりパッケ−ジ側縁に半円断
面のリ−ド端子を構成する)を構成し、その上に、パッ
ケ−ジ内部に露出する所要の導体パタ−ン或はパッド9
を構成すべき導体インク・パタ−ンを印刷した中間囲壁
部10を重ね、更にその上にパッケ−ジの蓋4を接着す
べき導体シ−ル5を銀蝋プリフォ−ム11を介して一体
接合する最上段囲壁12を積層し焼成するものである。
尚、前記ビアホ−ル7或はスル−ホ−ル8と接続しパ
ッケ−ジ底面から側縁にかけて形成すべき外部リ−ド端
子13はパッケ−ジ焼成后改めて印刷或はメタライズ等
の手法にて形成するのが一般的である。上述した如き構
造を有するセラミック・パッケ−ジは外部リ−ド端子を
屈曲する必要はないから該端子がパッケ−ジの底から浮
き上がることはないが製造工程が複雑である故高価にな
るという欠点があった。
【0008】上述した如き従来の平面実装用パッケ−ジ
の欠陥を解決する為、本発明のパッケ−ジは以下の如き
構成をとる。図1(a)乃至(c)は夫々本発明に係る
平面実装用パッケ−ジの基本的実施例を示す平面図、A
−A断面図及び側面図であり、同図(d)はその拡散分
解図である。本図において1はコバ−ガラスを固めた底
板であって、その対向辺に所要の形状と個数の切込み1
4、14、−−−を予め形成しておき、この切込み1
4、14、−−−にこれらと同一形状の導体ブロック1
5、15、−−−を嵌入し、その上にやはりコバ−ガラ
スを固めた枠状の囲壁部材2を、更にその上に導体薄板
を枠状に成形したシ−ル用リング5を重ね適当な耐熱型
中でこれら各部材を一体的に過熱接合する。 尚、4は
導体蓋であって、前記パッ−ジ中に圧電振動子等を格納
固定し前記導体ブロック15、15−−−のパッケ−ジ
内露出面との間で所要の電気的接続を行った後前記蓋4
にて当該パッケ−ジを密封するものであることは言うま
でもあるまい。
の欠陥を解決する為、本発明のパッケ−ジは以下の如き
構成をとる。図1(a)乃至(c)は夫々本発明に係る
平面実装用パッケ−ジの基本的実施例を示す平面図、A
−A断面図及び側面図であり、同図(d)はその拡散分
解図である。本図において1はコバ−ガラスを固めた底
板であって、その対向辺に所要の形状と個数の切込み1
4、14、−−−を予め形成しておき、この切込み1
4、14、−−−にこれらと同一形状の導体ブロック1
5、15、−−−を嵌入し、その上にやはりコバ−ガラ
スを固めた枠状の囲壁部材2を、更にその上に導体薄板
を枠状に成形したシ−ル用リング5を重ね適当な耐熱型
中でこれら各部材を一体的に過熱接合する。 尚、4は
導体蓋であって、前記パッ−ジ中に圧電振動子等を格納
固定し前記導体ブロック15、15−−−のパッケ−ジ
内露出面との間で所要の電気的接続を行った後前記蓋4
にて当該パッケ−ジを密封するものであることは言うま
でもあるまい。
【0009】本発明に係る表面実装用パッケ−ジは基本
的に上述した如き構造を有するものであるから、パッケ
−ジを構成する部材を単に嵌入及び重ね合わせ加熱する
のみで後加工を殆んど要せずしてJ−リ−ド・タイプに
相当するパッケ−ジを得るのみならず、パッケ−ジの底
面と外部リ−ド端子面とが実質的に面一となるのでパッ
ケ−ジの高さを必要最小限に抑え得ることが理解されよ
う。以上、パッケ−ジの壁をコバ−ガラスにて構成した
実施例について説明したが、本発明はセラミック・パッ
ケ−ジにも同様に適用可能である。 即ち、第2図
(a)乃至(d)に示す如くセラミックの底板6の四隅
に導体ブロック15、15、−−−を配置し、前記底板
6の周囲に枠状のセラミクス囲壁部材12を、更にその
上に銀蝋プリフォ−ム11を介して導体薄板のシ−ル用
リング5を重ね、一体焼成したものである。 この際前
記導体ブロック15、15、−−−等金属材料を接合す
べきセラミクス面には予め導体インク層16、16、−
−−を印刷し銀蝋プリフォ−ムを介在させる必要がある
ことは言うまでもない。 又、上述した如ク成形したパ
ッケ−ジの開口は導体薄板の蓋4にて封止するものであ
る。
的に上述した如き構造を有するものであるから、パッケ
−ジを構成する部材を単に嵌入及び重ね合わせ加熱する
のみで後加工を殆んど要せずしてJ−リ−ド・タイプに
相当するパッケ−ジを得るのみならず、パッケ−ジの底
面と外部リ−ド端子面とが実質的に面一となるのでパッ
ケ−ジの高さを必要最小限に抑え得ることが理解されよ
う。以上、パッケ−ジの壁をコバ−ガラスにて構成した
実施例について説明したが、本発明はセラミック・パッ
ケ−ジにも同様に適用可能である。 即ち、第2図
(a)乃至(d)に示す如くセラミックの底板6の四隅
に導体ブロック15、15、−−−を配置し、前記底板
6の周囲に枠状のセラミクス囲壁部材12を、更にその
上に銀蝋プリフォ−ム11を介して導体薄板のシ−ル用
リング5を重ね、一体焼成したものである。 この際前
記導体ブロック15、15、−−−等金属材料を接合す
べきセラミクス面には予め導体インク層16、16、−
−−を印刷し銀蝋プリフォ−ムを介在させる必要がある
ことは言うまでもない。 又、上述した如ク成形したパ
ッケ−ジの開口は導体薄板の蓋4にて封止するものであ
る。
【0010】以上、本発明に係る表面実装用パッケ−ジ
の基本構造について説明したが、本発明は更に以下の如
き改善を加えることが望ましく、しかもこれらは容易に
なし得るものである。即ち、図3(a)に示す如く外部
リ−ドを構成する導体ブロック15、15、−−−の外
側表面が平滑であると、これをプリント板17表面のパ
タ−ン18に半田付けした際、強固な接合に必要とされ
る充分な厚さの半田層19が形成されないという欠点が
あった。この問題を解決する為には図3(b)に示す如
く前記導体ブロック15、15−−−の外側表面に微細
な突起20、20、−−−を設ければ良い。斯る突起2
0は従来のパッケ−ジに用いられていた導体薄板を成形
したリ−ド端子に対しては極めて加工が困難であった
が、本発明に係るパッケ−ジに使用する導体ブロックに
対しては容易になし得るものである。尚、上記突起の形
状は図4(a)乃至(c)に示す如く突条21でも円柱
状突起22でも或は複数の凹凸(エンボス)23でもよ
く、これらはいずれもコイニングの手法で容易に形成可
能である。
の基本構造について説明したが、本発明は更に以下の如
き改善を加えることが望ましく、しかもこれらは容易に
なし得るものである。即ち、図3(a)に示す如く外部
リ−ドを構成する導体ブロック15、15、−−−の外
側表面が平滑であると、これをプリント板17表面のパ
タ−ン18に半田付けした際、強固な接合に必要とされ
る充分な厚さの半田層19が形成されないという欠点が
あった。この問題を解決する為には図3(b)に示す如
く前記導体ブロック15、15−−−の外側表面に微細
な突起20、20、−−−を設ければ良い。斯る突起2
0は従来のパッケ−ジに用いられていた導体薄板を成形
したリ−ド端子に対しては極めて加工が困難であった
が、本発明に係るパッケ−ジに使用する導体ブロックに
対しては容易になし得るものである。尚、上記突起の形
状は図4(a)乃至(c)に示す如く突条21でも円柱
状突起22でも或は複数の凹凸(エンボス)23でもよ
く、これらはいずれもコイニングの手法で容易に形成可
能である。
【0011】又、パッケ−ジ内面に露出する導体ブロッ
ク15の表面形状も平滑である必要はなく図5(a)又
は(b)に示す如く円形或は方形のランド夫々24、2
5を設けてもよい。斯くすることによって前記ランド2
4或は25以外の導体ブロック表面を底板1と面一にす
ることが可能となるので枠状の囲壁部材2の底板1表面
及び前記導体ブロック15表面との当接面を平坦化する
ことができるから当該囲壁部材2の製造、重ね合わせの
際の位置合わせを容易にする上で極めて効果的である。
更に、導体ブロック15の形状を図5(d)に示す如く
舌状突出部26を有する如くすれば同図(e)に示すよ
うに導体ブロック15のパッケ−ジ外底露出面を無用に
拡大することなくパッケ−ジ内露出面積の増減を自由に
行うことができよう。
ク15の表面形状も平滑である必要はなく図5(a)又
は(b)に示す如く円形或は方形のランド夫々24、2
5を設けてもよい。斯くすることによって前記ランド2
4或は25以外の導体ブロック表面を底板1と面一にす
ることが可能となるので枠状の囲壁部材2の底板1表面
及び前記導体ブロック15表面との当接面を平坦化する
ことができるから当該囲壁部材2の製造、重ね合わせの
際の位置合わせを容易にする上で極めて効果的である。
更に、導体ブロック15の形状を図5(d)に示す如く
舌状突出部26を有する如くすれば同図(e)に示すよ
うに導体ブロック15のパッケ−ジ外底露出面を無用に
拡大することなくパッケ−ジ内露出面積の増減を自由に
行うことができよう。
【0012】以上本発明に係る表面実装用パッケ−ジの
構造について説明したがこれを量産する際にはパッケ−
ジ底板1又は6の切欠き14又は16に導体ブロック1
5をいかにして嵌入するかが問題となろう。 この問題
を解決するには周知のいくつかの手法の適用が考えられ
るが、最も一般的な手法は焼成或は焼結用の型に収納し
た底板1に対しパ−ツ・フィ−ダから所要数ずつフィ−
ドされた導体ブロック15を振動、揺動等によって自然
に切欠きへ嵌入せしめることであろう。或はリ−ドフレ
−ム上に多数連結した導体ブロック、シ−ル用リング等
を重ね合わせ焼成或は燒結後切断する手法も適用可能で
ある。
構造について説明したがこれを量産する際にはパッケ−
ジ底板1又は6の切欠き14又は16に導体ブロック1
5をいかにして嵌入するかが問題となろう。 この問題
を解決するには周知のいくつかの手法の適用が考えられ
るが、最も一般的な手法は焼成或は焼結用の型に収納し
た底板1に対しパ−ツ・フィ−ダから所要数ずつフィ−
ドされた導体ブロック15を振動、揺動等によって自然
に切欠きへ嵌入せしめることであろう。或はリ−ドフレ
−ム上に多数連結した導体ブロック、シ−ル用リング等
を重ね合わせ焼成或は燒結後切断する手法も適用可能で
ある。
【0013】
【発明の効果】本発明は以上説明した如く構成するもの
であるから導体薄板によるリ−ド部材を用いるJ−リ−
ド・タイプのパッケ−ジに比リ−ドの屈曲加工が不要で
あるのみならず、これによるリ−ド先端のパッケ−ジ底
面からの浮き上がりが生じないのでパッケ−ジの高さを
必要最小限度に抑えることが可能となると共にリ−ド端
子のプリントパタ−ンとの接着面に対する微細凹凸加工
が容易且つ確実になし得るので当該接着面に於ける半田
層を充分に確保し得る故半田不良による電子部品の脱落
を防止し得るから電子部品の小型化、薄型化、高密度実
装化並びに高信頼性への厳しい要求に応える上で著しい
効果がある。
であるから導体薄板によるリ−ド部材を用いるJ−リ−
ド・タイプのパッケ−ジに比リ−ドの屈曲加工が不要で
あるのみならず、これによるリ−ド先端のパッケ−ジ底
面からの浮き上がりが生じないのでパッケ−ジの高さを
必要最小限度に抑えることが可能となると共にリ−ド端
子のプリントパタ−ンとの接着面に対する微細凹凸加工
が容易且つ確実になし得るので当該接着面に於ける半田
層を充分に確保し得る故半田不良による電子部品の脱落
を防止し得るから電子部品の小型化、薄型化、高密度実
装化並びに高信頼性への厳しい要求に応える上で著しい
効果がある。
【0014】
【図1】本発明に基本的実施例を示す図であって(a)
はその平面図、(b)はA−A断面図、(c)は側面
図、(d)はその構造を示す拡散分解図である。
はその平面図、(b)はA−A断面図、(c)は側面
図、(d)はその構造を示す拡散分解図である。
【図2】本発明の第2の実施例を示す図であって(a)
はその平面図、(b)はB−B断面図、(c)は側面
図、(d)はその構造を示す拡散分解図である。
はその平面図、(b)はB−B断面図、(c)は側面
図、(d)はその構造を示す拡散分解図である。
【図3】表面実装用パッケ−ジの半田による固定の様子
を説明する図であって(a)は接合面平坦の場合、
(b)は微細突起を有する場合の図である。
を説明する図であって(a)は接合面平坦の場合、
(b)は微細突起を有する場合の図である。
【図4】本発明に於いて用いるパッケ−ジのリ−ドを構
成する導体ブロック外表面の構造を示す図であって、
(a)突条を付した例、(b)は円柱状突起を付した
例、(c)はエンボス加工を施した例を示すものであ
る。
成する導体ブロック外表面の構造を示す図であって、
(a)突条を付した例、(b)は円柱状突起を付した
例、(c)はエンボス加工を施した例を示すものであ
る。
【図5】前記導体ブロックのパッケ−ジ内露出面の構造
を示す図であって(a)は円盤状ランドを、(b)は方
形ランドを有する例、(c)はこれらを用いたパッケ−
ジの断面図、(d)は舌状部を有する導体ブロックの例
を示し、(e)はこれを用いたパッケ−ジの断面図であ
る。
を示す図であって(a)は円盤状ランドを、(b)は方
形ランドを有する例、(c)はこれらを用いたパッケ−
ジの断面図、(d)は舌状部を有する導体ブロックの例
を示し、(e)はこれを用いたパッケ−ジの断面図であ
る。
【図6】従来のJ−リ−ド・タイプ・パッケ−ジの断面
図であって(a)はガラス・パッケ−ジを(b)はセラ
ミック・パッケ−ジの構造を示すものである。
図であって(a)はガラス・パッケ−ジを(b)はセラ
ミック・パッケ−ジの構造を示すものである。
【0015】
1、6・・・底板、2、12・・・囲壁、15・・・導
体ブロック、21、22及び23・・・突起又は突条
体ブロック、21、22及び23・・・突起又は突条
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 M 9272−4M H01R 9/16 101 7331−5E
Claims (2)
- 【請求項1】 少なくとも底板とその外周に沿って設け
る囲壁とを絶縁物質にて形成したパッケ−ジに於いて、
前記底板の外周適所に、一面がパッケ−ジの内底面に、
他面が前記底板の外底面に更に他の一又は二面が前記パ
ッケ−ジ側面に露出する如き導体ブロックを前記底板及
び囲壁と気密一体化したことを特徴とする表面実装用パ
ッケ−ジの構造。 - 【請求項2】 前記導体ブロックのパッケ−ジ外底面に
露出する面に適当な高さの突起或は突条を設けたことを
特徴とする請求項1記載の表面実装用パッケ−ジの構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32946191A JPH05144976A (ja) | 1991-11-18 | 1991-11-18 | 表面実装用パツケ−ジの構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32946191A JPH05144976A (ja) | 1991-11-18 | 1991-11-18 | 表面実装用パツケ−ジの構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05144976A true JPH05144976A (ja) | 1993-06-11 |
Family
ID=18221637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32946191A Pending JPH05144976A (ja) | 1991-11-18 | 1991-11-18 | 表面実装用パツケ−ジの構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05144976A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521989B2 (en) * | 1998-10-08 | 2003-02-18 | Honeywell Inc. | Methods and apparatus for hermetically sealing electronic packages |
JP2008263184A (ja) * | 2007-03-20 | 2008-10-30 | Kyocera Corp | 構造体及び電子装置 |
US8450842B2 (en) | 2007-03-20 | 2013-05-28 | Kyocera Corporation | Structure and electronics device using the structure |
-
1991
- 1991-11-18 JP JP32946191A patent/JPH05144976A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521989B2 (en) * | 1998-10-08 | 2003-02-18 | Honeywell Inc. | Methods and apparatus for hermetically sealing electronic packages |
JP2008263184A (ja) * | 2007-03-20 | 2008-10-30 | Kyocera Corp | 構造体及び電子装置 |
US8450842B2 (en) | 2007-03-20 | 2013-05-28 | Kyocera Corporation | Structure and electronics device using the structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3222220B2 (ja) | チップ型圧電共振子の製造方法 | |
KR840009177A (ko) | 집적회로모듈 및 그 제조방법 | |
US6011683A (en) | Thin multilayer ceramic capacitors | |
JPH05144976A (ja) | 表面実装用パツケ−ジの構造 | |
JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
JP2001035961A (ja) | 半導体装置及びその製造方法 | |
JPH05206308A (ja) | 表面実装部品 | |
JPH04118987A (ja) | チップ部品の実装方法 | |
JPH0540582Y2 (ja) | ||
JPH0878954A (ja) | 発振器およびその製造方法 | |
JP2004254251A (ja) | 表面実装型圧電振動子及び絶縁性パッケージ | |
JP2604102Y2 (ja) | 気密端子 | |
JPH05299294A (ja) | 電子部品の製造方法 | |
JPH0661415A (ja) | 電子回路装置およびその製造方法 | |
JP2811021B2 (ja) | 半導体パッケージおよびその製造方法 | |
JPS6134632Y2 (ja) | ||
JPH1116760A (ja) | 電子部品の外部電極形成方法 | |
JP2548871Y2 (ja) | 半導体素子収納用パッケージ | |
JP2563964Y2 (ja) | 表面実装型共振子 | |
JPH09213881A (ja) | 混成集積回路装置およびその製造方法 | |
JP2564960B2 (ja) | チップ形圧電部品とその製造方法 | |
JPS6314464Y2 (ja) | ||
JPH0760939B2 (ja) | 電子回路モジュール及びその製造方法 | |
JP2881264B2 (ja) | 搭載用凹部を有する電子部品搭載用基板 | |
JP2023032908A (ja) | 電子部品 |