JPS6314464Y2 - - Google Patents

Info

Publication number
JPS6314464Y2
JPS6314464Y2 JP10711981U JP10711981U JPS6314464Y2 JP S6314464 Y2 JPS6314464 Y2 JP S6314464Y2 JP 10711981 U JP10711981 U JP 10711981U JP 10711981 U JP10711981 U JP 10711981U JP S6314464 Y2 JPS6314464 Y2 JP S6314464Y2
Authority
JP
Japan
Prior art keywords
electrodes
substrate
circuit board
external connection
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10711981U
Other languages
English (en)
Other versions
JPS5812956U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10711981U priority Critical patent/JPS5812956U/ja
Publication of JPS5812956U publication Critical patent/JPS5812956U/ja
Application granted granted Critical
Publication of JPS6314464Y2 publication Critical patent/JPS6314464Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、たとえば半導体チツプを実装する際
に用いるチツプキヤリア(担体)あるいは電気回
路素子を構成するマイクロモジユールウエハ等の
電気回路用基板に関するものである。
従来、半導体チツプを小形化実装する場合、第
1図に示すようなセラミツク部材もしくはプラス
チツク部材からなるキヤリヤが用いられる。キヤ
リヤ10は多くの場合、矩形状をなし、基板1の
周囲の四方向端部には外部接続端子となる電極を
所定ピツチで複数箇所配設している。
第1図の場合、外部接続端子用電極として、周囲
四方向の側面に所定半径を有する半円状のノツチ
電極2を各3箇所づつ配設している。ノツチ電極
2の表面は金属部材たとえば銀−パラジウム、
銅、ニツケル、半田等で所定にコーテイングされ
ている。
さらに基板1の上面、下面の各主平面には前記
ノツチ電極2と連接して半リング状のランド電極
3がノツチ電極2と同一間隔で配設されている。
従つて、当然のことながら、キヤリヤ10の上下
主平面に配設したランド電極3は側面のノツチ電
極2を介して各々導通している。上下主平面のラ
ンド電極3を導通させておく理由は、半導体チツ
プを搭載後、ランドと半導体チツプ電極とを金属
ワイヤーあるいは金属ボール等で所定に接続して
なる半導体チツプ実装キヤリヤ(図示せず)をプ
リント回路基板へ実装するに際し、半導体チツプ
を搭載していない側の主平面に配設したランド電
極および側面のノツチ電極を外部接続端子用電極
として用い、半田付等の手段で接続することを目
的としている。
第1図に示すキヤリア形状の場合、前述のごと
く基板側面にノツチ電極2が配設されている。し
かし、ノツチ電極を基板の周辺4方向に所定間隔
に構成する工程は、基板の上下主平面にランド電
極を印刷等の手段で構成するのと異なり、複雑で
煩わしい工法を必要とし、生産能率が悪い。従つ
てキヤリアのコストも高くなる。
本考案は上記問題を解決するために、側面のノ
ツチ電極を不要にした電気回路用基板を提供する
もので、以下、実施例として示した図面に基いて
説明する。
第2図は本考案の一実施例の電気回路用基板2
0の斜視図を、第3図は第2図をS−S線で切断
した断面図を示す。本実施例の電気回路用基板2
0は、基板21の周囲四方向端部すなわち側面部
分に、所定長さ寸法の傾斜面24を有しており、
概略四角錐を途中で切断した形状をなしている。
さらに基板21は傾斜面24および、傾斜面24
に交わる側の主平面(第2図に示す上面側)にま
たがつて連続状に外部接続端子用電極23を所定
間隔で複数個配設している。この第2図に示す実
施例の場合、傾斜面と交わらない側の他方の主平
面(第2に示す下面側)にも、傾斜面側に設けた
外部接続端子用電極23と対応する位置に外部接
続端子用電極22を所定間隔で複数箇所配設して
いる。
第2図に示す実施例の場合、それぞれの辺に各
3箇所の外部接続端子用電極22,23を上下面
ならびに傾斜面に配設した例を示している。傾斜
面24と交わる上面および傾斜面24とにまたが
つて外部接続端子用電極23を配設するには、印
刷あるいは吹付等の周知の適当な手段を用いて同
時に1回の工程で実施される。印刷手段の場合、
傾斜面24の傾斜角度が大きすぎると十分に電極
材料を塗布できないので、傾斜角度は60゜〜30゜す
なわち第4図に示すV溝25の角度θ≒60゜〜
120゜にすると良い。また、電気回路用基板20を
プリント回路基板(図示せず)に実装した際、電
気回路用基板20の上面と下面に配設した外部接
続端子用電極22,23相互が半田等でブリツジ
(電気的橋絡)を形成し易くする為、傾斜面24
の長さ寸法L(第3図参照)は基板21の板厚寸
法Tの1/2以上で、かつ傾斜端部が基板21の下
面側より基板21板厚寸法の1/2以下に位置する
様構成している。すなわち、第4図に示すV溝2
5の深さ寸法DをT/2以上とした。第4図に示
す実施例の場合、V溝角度θ≒90゜のとき、D≒
2/3×Tとした。なお、V溝25の深さ寸法Dや
V溝角度θは基板の大きさ、板厚寸法、材料等に
応じて任意に設定してよいことは言うまでもな
い。
ちなみに、傾斜面に配設した外部接続端子用電
極23と、傾斜面と交わらない方の主平面(第2
図,第4図で示す下面側)に配設した外部接続端
子用電極22との絶縁距離を、すなわちT−D≒
0.2〜0.3mm以下とした場合、電極22,23相互
の半田によるブリツジは容易に行ない得た。
第4図は電気回路用基板20を能率よく生産す
る手順の一工程を示す断面図である。これは、ア
ルミナ等のセラミツク材料をシート状に成型して
なるグリーンシートの基板21に、所定角度θを
有するV溝25を所定深さDでX方向、Y方向す
なわち相互に直交するごとく(第4図では一方向
のV溝しか明示していない。)所定ピツチ寸法毎
に金型等で押圧して配設したのち、上面および下
面にそれぞれの外部接続端子用電極たとえば銀一
パラジウム等の金属部材を印刷手段で塗布し、そ
の後、所定温度で所定時間焼成することにより、
リジツドな基板が形成される。基板の焼成後、矢
印Bで示すV溝25が位置する基板21の部分を
順次押圧してX方向、Y方向毎に基板21を分断
することにより、第2図に示す電気回路用基板2
0が完成する。
上述のごとく、本考案の電気回路用基板は、基
板の側面にノツチ電極を形成することに代え、傾
斜面を構成し、該傾斜面に外部接続端子用電極を
配設することにより、回路用基板の生産性向上、
コストの低減さらには工程の自動化を容易にする
等、多くの特長を有するものである。
なお、上記本考案の実施例においては電気回路
用基板として半導体チツプを搭載するキヤリヤの
例を述べたが、電気回路用基板の種類を何ら限定
するものでない。例えば、マイクロモジユールウ
エハや、コンデンサと抵抗とが複合した回路用基
板等の任意の回路素子を構成してもよい。
したがつて電気回路用基板の構成材料について
も任意で、プラスチツク材料やアルミナ等の他に
誘電体材料、磁性材料等を用いても一向にさしつ
かえない。また、傾斜面についても平担面に限ら
ず、凸状、凹状などのカール状であつても一向に
さしつかえない。
【図面の簡単な説明】
第1図は従来のキヤリヤの斜視図、第22図は
本考案の一実施例の斜視図、第3図は第2図のS
−S線断面図、第4図は本考案の製造過程の一例
を説明するための断面図である。 20……電気回路用基板、21……基板、2
2,23……外部接続端子用電極、24……傾斜
面、25……V溝。

Claims (1)

    【実用新案登録請求の範囲】
  1. 矩形状基板の側面に基板板厚寸法の1/2以上の
    長さでかつ傾斜端が前記基板の下面より前記基板
    板厚寸法の1/2以下に位置するよう傾斜面を設け、
    前記傾斜面および前記傾斜面と交わる主平面とに
    またがつて外部接続端子用電極を所定間隔あけて
    複数箇所配設したことを特徴とする電気回路用基
    板。
JP10711981U 1981-07-17 1981-07-17 電気回路用基板 Granted JPS5812956U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10711981U JPS5812956U (ja) 1981-07-17 1981-07-17 電気回路用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10711981U JPS5812956U (ja) 1981-07-17 1981-07-17 電気回路用基板

Publications (2)

Publication Number Publication Date
JPS5812956U JPS5812956U (ja) 1983-01-27
JPS6314464Y2 true JPS6314464Y2 (ja) 1988-04-22

Family

ID=29901565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10711981U Granted JPS5812956U (ja) 1981-07-17 1981-07-17 電気回路用基板

Country Status (1)

Country Link
JP (1) JPS5812956U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171747A (ja) * 1984-02-17 1985-09-05 Hitachi Micro Comput Eng Ltd 半導体装置

Also Published As

Publication number Publication date
JPS5812956U (ja) 1983-01-27

Similar Documents

Publication Publication Date Title
US6262878B1 (en) Chip capacitor
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US6782615B2 (en) Method of surface-mounting electronic components
EP0148506A2 (en) Circuit board
JPS6314464Y2 (ja)
JPS61142728A (ja) モノリシツク・キヤパシタ
JP4165169B2 (ja) フレーク型サーミスタの製造方法
JPS59110217A (ja) チツプ形状の圧電振動部品とその製造方法
JP2528326B2 (ja) 回路基板に対するコンデンサの取付方法
JPS6250063B2 (ja)
JPS6231497B2 (ja)
JPH0324271U (ja)
JPH04171683A (ja) 線状端子リードを備えた外部接続端子、および当該外部接続端子を備えた混成集積回路装置、並びに当該外部接続端子の製造方法
JP2575749B2 (ja) 半導体装置におけるリードの製造方法
JP2536568B2 (ja) リ―ドフレ―ム
JPH0612622Y2 (ja) リードチップからなる外部接続端子および当該外部接続端子を備えた混成集積回路装置
JP2743524B2 (ja) 混成集積回路装置
JPH046212Y2 (ja)
JP3151988B2 (ja) 面実装用電子部品
JPH11204313A (ja) 電子部品とその製造方法
JPS6228792Y2 (ja)
JPS5827314A (ja) チップ状電気部品
JPS62199010A (ja) 積層セラミツクコンデンサとその製造方法
KR900002354Y1 (ko) 혼성 집적회로 장치
JPS63200546A (ja) パツケ−ジ