JPH0411954B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体記憶装置、特に外部から与え
られるアドレス信号の変化に応答して発生される
内部同期信号を用いて所望の出力信号線を中間電
位に保持して高速動作を補償する方式の半導体記
憶装置に関する。

［従来の技術］ 半導体記憶装置には、ダイナミツク型やスタテ
イツク型などの種々の種類がある。今、従来の半
導体記憶装置の一例として、スタテイツク型
RAM（ランダム・アクセス・メモリ）について
説明する。

第５図は従来のスタテイツクRAMの構成の一
例を示すブロツク図である。まず、第５図を参照
して従来のスタテイツクRAMの構成について説
明する。

情報を記憶するメモリセルは、複数個のブロツ
クに分割される。各メモリブロツクは同一の構成
を有しており、メモリセルがアレイ状に配列され
たメモリセルアレイ１と、メモリセルアレイ１に
含まれるメモリセルのうちの列方向に整列したメ
モリセルがそれぞれに接続されるビツト線対群４
と、ビツト線対群４の各々に対して設けられ、対
応するビツト線対４上の信号を伝達するためのト
ランスフアゲート群７と、外部から与えられる列
アドレス信号をデコードするＹデコーダ５を介し
て与えられる列アドレスデコード信号６により選
択されたトランスフアゲート群７のうちのトラン
スフアゲートを介して与えられる信号を検出して
増幅して出力するセンスアンプ９とから構成され
る。メモリセルアレイブロツクの外部には、外部
アドレス信号６０の変化に応答して内部同期信号
１８を発生してスイツチ選択信号発生回路１２へ
与えるとともに中間電位制御信号２０を発生して
中間電位供給回路２１へ与える内部同期回路１９
と、内部同期回路１９からの内部同期信号１８に
応答して活性化され、列アドレス信号１７に基づ
いてスイツチ選択信号１３を発生して各スイツチ
回路１１へ与えるスイツチ選択信号発生回路１２
と、メモリセルアレイブロツクの各々に含まれる
センスアンプ９に対してセンスアンプ出力信号線
１０を介してそれぞれ接続され、スイツチ選択信
号発生回路１２からのスイツチ選択信号１３に応
答して導通制御されて対応するセンスアンプ９の
出力を出力データバス１４上へ伝達するスイツチ
回路１１と、内部同期回路１９からの中間電位制
御信号２０に応答して出力データバス１４上のレ
ベルを“Ｈ”と“Ｌ”との間の中間電位に保持す
る中間電位供給回路２１と、出力データバス１４
に接続されて出力データバス１４上の信号を波形
整形して出力端子１６へ与える出力バツフア１５
とが設けられる。

次に動作について説明する。外部から与えられ
る行アドレス信号に応答して、メモリセルアレイ
１を構成する複数のメモリセル行のうちの行アド
レス信号が指定するワード線（図示せず）が活性
状態“Ｈ”となつてメモリセル行２が選択され
る。これにより、選択されたメモリセル行２に接
続されているメモリセル群３に記憶されているデ
ータが、メモリセル群３に含まれるメモリセルが
それぞれ接続されているビツト線対群４上に読出
される。これと同時に、列アドレス信号をデコー
ドして出力するＹデコーダ５から列アドレスデコ
ード信号６がトランスフアゲート群７へ与えられ
る。トランスフアゲート群７は、ビツト線対群４
の各ビツト線にそれぞれ接続されるトランスフア
ゲートから構成されており、Ｙデコーダ５からの
列アドレスデコード信号６により対応するトラン
スフアゲートが導通状態となる。これにより、各
ビツト線対群４のうちの１対のビツト線対上のデ
ータが選択されてＩ／Ｏ線８上へ伝達される。
Ｉ／Ｏ線８上のデータはセンスアンプ９へ与えら
れてそこで増幅されてセンスアンプ出力信号線１
０を介して、スイツチ回路１１へ与えられる。ス
イツチ回路１１は、スイツチ選択信号発生回路１
２から与えられるスイツチ選択信号１３に応答し
て導通制御される。スイツチ選択信号発生回路１
２は、内部同期回路１９からの内部同期信号１８
により活性化され、列アドレス信号１７に応答し
て複数個のスイツチ回路１１のうちの１つのみを
選択するスイツチ選択信号１３を発生して各スイ
ツチ回路１１へ与える。これにより、選択されて
導通状態となつたスイツチ回路１１を介して、対
応するセンスアンプ出力信号線１０が出力データ
バス１４に電気的に接続される。この結果、セン
スアンプ出力信号線１０上のデータが導通状態の
スイツチ回路１１を介して出力データバス１４上
へ伝達され、出力バツフア１５で波形整形された
後、出力端子１６へ伝達される。

ここで、第５図に示されるように、メモリセル
アレイは複数個のメモリブロツクに分割されてい
る。また、各メモリブロツクには、センスアンプ
９が設けられている。これは以下の理由によつて
いる。半導体記憶装置の記憶容量が大容量化され
てくるに従い、そこに含まれるメモリセルの数も
増大する。これに従つてセンスアンプ９が受け持
つビツト線対４の本数も増大する。このとき、セ
ンスアンプ９が１個のみである場合、それに接続
されるＩ／Ｏ線８の長さが長くなつて、配線長に
依存する寄生容量が大きくなり、信号のRC遅延
（Ｒ：配線抵抗、Ｃ：配線容量）が大きくなつて、
アクセス時間が増大するなどの性能の低下がもた
らされる。これを避けるために、メモリセルアレ
イを分割し１つのセンスアンプ９が受け持つビツ
ト線対４の本数を低減し、Ｉ／Ｏ線８の長さが長
くならないようにしている。

メモリセルアレイが複数個のブロツクに分割さ
れている場合、上述のように各メモリブロツクに
設けられたセンスアンプ出力信号線１０上の出力
データのうちの１つをスイツチ回路１１により選
択して出力データバス１４上へ伝達する。ところ
が、出力データバス１４はすべてのセンスアンプ
９にわたつて配線しなければならないため、その
配線長に依存する寄生容量が大きくなり、アクセ
ス時間が長くなる。この出力データバス１４の配
線長に起因するアクセス時間の増大を防ぐための
方法として、内部同期回路１９によつて生成され
た中間電位制御信号２０を用いて、出力データバ
ス１４上にセンスアンプ出力データが読出される
直前に、出力データバス１４に“Ｈ”レベルと
“Ｌ”レベルとの中間の電位を強制的に与える方
法（以下、単「出力データバスを中間電位にする
方法」と記す。）がある。

第６図は出力データバスを中間電位にする半導
体記憶装置における各信号線上の信号のタイミン
グを示す図である。以下、第５図および第６図を
参照して動作について説明する。アドレス信号６
０（第６図ａ）が変化すると、読出されたメモリ
セルのデータに応じて、センスアンプ９の出力
（第６図ｂ）が“Ｈ”から“Ｌ”または“Ｌ”か
ら“Ｈ”に変化する。センスアンプ９の出力（第
６図ｂ）が変化すると、それに応じて出力データ
バス１４上の信号レベルが変化する。出力データ
バス１４を中間電位にしない場合、第６図ｃに示
されるように、出力データバス１４はその配線長
に依存する寄生容量が大きいので、信号レベルの
変化はセンスアンプ９出力より緩やかになる。そ
のため、センスアンプ９出力（第６図ｂ）が、
“Ｈ”から“Ｌ”に変化する場合の波形と“Ｌ”
から“Ｈ”に変化する場合の波形の交差時点２６
（以下、単に波形の交差時点と称す）に比べ、出
力データバス１４のレベル（第６図ｃ）の波形の
交差時点２７はいくらか遅れてしまう。これを防
止するために、センスアンプ９出力の交差時点２
６の直前に中間電位制御信号２０（第６図ｄ）に
よつて制御される中間電位供給回路２１を用いて
出力データバス１４を強制的に中間電位にすれ
ば、出力データバス１４上の信号波形は第６図ｅ
に示されるようになり、出力データバス１４上の
信号波形の交差時点２９のセンスアンプ９出力の
交差時点２６からの遅れを極めて小さくすること
ができる。ここで、第６図ｅにおけるV_Mは中間
電位レベルを示す。この結果、出力バツフア１５
を介して出力端子１６へ与えられる信号波形も第
６図ｈに示されるようになり、そのアクセス時間
Ｔ２は出力データバス１４を中間電位にしない場
合の出力端子１６における信号波形（第６図ｇ）
におけるアクセス時間Ｔ１と比べ短くすることが
できる。ここで、内部同期信号１８（第６図ｆ）
および中間電位制御信号２０（第６図ｄ）の信号
波形は単に一例であり、期間Ｔの間出力データバ
ス１４に中間電位が与えられる。

［発明が解決しようとする問題点］ 従来の半導体記憶装置は上述のように構成され
ている。ところが、出力バツフア１５の入力段は
通常、たとえばインバータ、NANDゲートまた
はNORゲート等の組合わせ回路もしくはラツチ
回路で構成されている。これらのうちのいずれの
回路構成であれ、入力論理しきい値（出力レベル
を変化させる入力レベル）をもつ。すなわち、た
とえば出力データバス１４上の信号レベルがその
入力論理しきい値より高い電位にあれば“Ｌ”レ
ベルを次段に出力し、出力データバス１４上の信
号レベルがその入力論理しきい値より低い電位で
あれば“Ｈ”レベルを次段に出力する。

従来の半導体記憶装置の構成においては、セン
スアンプ出力データバス１４に与えるべき中間電
位（第６図ｅのV_M）を、出力バツフア１５の入
力段の入力論理しきい値と全く同一電位に制御す
ることは極めて困難である。これは、たとえばノ
イズ、素子特性のばらつきなどの理由によつてい
る。したがつて、従来の半導体記憶装置において
は、出力データバス１４が中間電位V_Mとなつた
時点（第６図ｅの２９）での出力データバス１４
上のレベルは、出力バツフア１５の入力段の入力
論理しきい値よりいくらか高いかまたはいくらか
低くなつている。今一例として、出力データバス
１４上の中間電位V_Mが出力バツフア１５の入力
段の入力論理しきい値よりいくらか高い場合を考
える。このとき、出力データバス１４が中間電位
V_Mになつている期間Ｔにおいては、出力バツフ
ア１５の入力段は必ず“Ｌ”レベルを次段へ出力
することになり、結果として出力端子１６も期間
Ｔの間“Ｌ”（または“Ｈ”）レベルを出力するこ
とになる。この結果、第６図ｉ，ｊおよびｋに示
されるように、出力ノイズがもたらされることに
なる。第６図ｉは読出データがアドレス信号の変
化に伴つて“Ｈ”から“Ｌ”に変化する場合、第
６図ｊは読出データが“Ｌ”から“Ｈ”に変化す
る場合、および第６図ｋは読出データが“Ｈ”か
ら“Ｈ”へと連続する場合の出力端子１６におけ
る信号波形を示している。ここで、第６図ｊの場
合、前サイクルのデータが“Ｌ”のため期間Ｔに
おいて“Ｌ”が出されても前サイクルのデータと
同一であるので、見かけ上、出力ノイズが存在し
ない様に見える。第６図ｉないしｋから見られる
ように、いずれの場合においても、真のデータが
出力される直前に、一度“Ｌ”レベルが出力され
ることになる。第６図ｉないしｋにおいては、出
力端子１６のレベルが期間Ｔの間“Ｌ”レベルに
なる場合が示されている。しかし、出力端子１６
における信号レベルが期間Ｔの間“Ｈ”になる場
合も同様である。このことによつて、“Ｈ”のデ
ータ読出しと“Ｌ”のデータ読出しとのアクセス
時間の違いが引き起こされるのみならず、状態変
化に伴うアクセス時間の増大や、状態変化による
貫通電流が流れることに起因する消費電流の増大
がもたらされるなどの問題点があつた。

それゆえ、この発明の目的は上述のような問題
点を除去し、たとえば出力データバス１４をデー
タ読出し直前に中間電位にする方法をとる場合に
おいて、中間電位が与えられる期間Ｔにおいても
たとえば出力端子１６における信号レベルがその
前のデータサイクルで読出された信号レベルを保
持し続けることができ、中間電位が出力ノイズを
もたらさないようにした半導体記憶装置を提供す
ることである。

［問題点を解決するための手段］ この発明による半導体記憶装置は、中間電位が
供給される出力信号線とこの出力信号線上の信号
を受ける回路との間に、その入出力特性にヒステ
リシス特性を有するラツチ回路、すなわちたとえ
ばシユミツトトリガ回路を挿入するようにしたも
のである。

出力信号線はたとえば出力データバスであり出
力信号線上の信号を受ける回路はたとえば出力バ
ツフアである。

ヒステリシス特性をもつラツチ回路は、好まし
くは第１のインバータと第２のインバータとを含
み、第１のインバータの出力が第２のインバータ
の入力へ与えられ、第２のインバータの出力が第
１のインバータの入力へ与えられて信号出力は第
１のインバータの出力端子から与えられるように
構成される。

ヒステリシス特性をもつラツチ回路は、中間電
位を内に含むヒステリシスループを描く。

［作用］ この発明におけるヒステリシス特性を有するラ
ツチ回路は、中間電位より高くなつたレベルの信
号を受けるときに状態を反転させて出力し、かつ
中間電位より予め定められた電位だけ低くなつた
信号レベルを受けるときにその状態を反転させて
出力する。したがつて、出力信号線上のレベルが
ほぼ中間電位レベルにあるとき、ラツチ回路出力
はその中間電位が与えられる前の状態を保持して
いる。

今、ヒステリシス特性をもつラツチ回路として
シユミツトトリガ回路を用い、出力信号線を出力
データバスとし、シユミツトトリガ回路を出力デ
ータバスと出力バツフアとの間に挿入した場合に
ついて少し具体的に説明する。シユミツトトリガ
回路は、出力データバス信号の信号と同じ論理信
号を出力するものであつても、論理を反転させて
出力する構成のいずれであつてもよいが、一例と
して、論理反転させて出力する構成の場合につい
て説明する。

シユミツトトリガ回路の出力を“Ｌ”から
“Ｈ”に変化させるための入力論理しきい値は出
力データバスの中間電位よりも或る一定の電位差
だけ低く、かつその出力を“Ｈ”から“Ｌ”に変
化させるための入力論理しきい値は出力データバ
スの中間電位よりも或る予め定められた電位差だ
け高くなるように設定される。このことにより出
力データバス上のレベルが中間電位になつている
期間では、シユミツトトリガ回路はトリガされ
ず、その出力が変化することなく前のデータサイ
クルで読出された出力を保持するので、出力端子
もその前のデータサイクルで読出されたデータを
保持している。その後、出力データバスが中間電
位から解放され、そのレベルがシユミツトトリガ
回路の入力論理しきい値を越えるとシユミツトト
リガ回路がトリガされてその出力が変化する。こ
れにより出力ノイズを除去することができる。

［発明の実施例］ 以下、この発明の一実施例を図面を参照して説
明する。

第１図はこの発明の一実施例である半導体記憶
装置の構成の一例を示す図である。第１図におい
て、この発明の特徴として、出力データバス１４
と出力バツフア１５との間にその入出力特性にヒ
ステリシス特性を有するラツチ回路すなわちシユ
ミツトトリガ回路３９が挿入される。これ以外の
構成は第５図に示される従来の半導体記憶装置の
構成と同一であり対応する部分には同一の参照番
号が付されている。

第２図はこの発明により挿入されたシユミツト
トリガ回路の入出力電圧特性の一例を示す図であ
る。第２図において、V_LHはその出力を“Ｌ”か
ら“Ｈ”に変化させるためのシユミツトトリガ回
路の入力論理しきい値、V_HLはその出力を“Ｈ”
から“Ｌ”に変化させるためのシユミツトトリガ
回路の入力論理しきい値、およびV_Mは出力デー
タバスに与えられる中間電位のレベルをそれぞれ
示す。一方の入力論理しきい値V_HLは中間電位V_M
よりある電位差だけ低く設定され、他方の入力論
理しきい値V_HLは中間電位V_Mよりある電位差だけ
高く設定される。第２図に示されるように、シユ
ミツトトリガ回路３９は出力データバス上の論理
を反転させて出力する構成となつている。

第３図はこの発明によるシユミツトトリガ回路
の動作を説明するための信号波形図である。以
下、第１図ないし第３図を参照してこの発明の一
実施例である半導体記憶装置の動作について説明
する。

出力データバス１４上にメモリセルのデータが
読出されるまでの過程および各制御信号のタイミ
ングは従来の半導体記憶装置（第５図、第６図）
の場合と同一である。中間電位制御信号２０（第
３図ｂ）に応答して期間Ｔの間出力データバス１
４は中間電位_Mに保持される。出力データバス１
４上のレベルはその前の状態に応じて“Ｈ”レベ
ルまたは“Ｌ”レベルから中間電位V_Mレベルに
変化する。しかし、第２図に示されるシユミツト
トリガ回路３９の入出力電圧特性により、シユミ
ツトトリガ回路３９の出力は期間Ｔの間はその以
前の状態を保持している。すなわち、出力データ
バス１４上のレベルが“Ｈ”から中間電位V_Mに
変化しても、その場合の入力論理しきい値はV_HL
であり、シユミツトトリガ回路３９はトリガされ
ず出力状態は変化しない。また、出力データバス
１４上の信号レベルが“Ｌ”から中間電位V_Mに
変化した場合、そのときの入力論理しきい値は
V_HLであるので、このときのシユミツトトリガ回
路の出力状態は変化しない。したがつて、期間Ｔ
の間、出力端子１６におけるデータは中間電位
V_Mが与えられる前の状態のデータが保持される。
この結果、センスアンプ９の出力の交差時点直前
に中間電位制御信号２０に応答して、出力データ
バス１４上のレベルを中間電位V_Mにしても、出
力バツフア１５へ与えられる信号はその前のデー
タサイクルで読出された信号レベルであり、出力
バツフア１５の出力は変化せず、その出力にノイ
ズが含まれることもない。次に出力データバス１
４が中間電位V_Mから解放されて次のデータが与
えられると、出力データバス１４上のレベルは読
出されたデータに応じて“Ｈ”または“Ｌ”とな
り、シユミツトトリガ回路３９はトリガされ、そ
の入力レベルを反転させて出力バツフア１５へ与
える。出力バツフア１５は、シユミツトトリガ回
路３９を介して与えられたデータ情報に応じた信
号を出力端子１６へ伝達する。

したがつて、出力バツフア１５は中間電位レベ
ルV_Mの影響を受けることがないので、その出力
を一度“Ｌ”または“Ｈ”にした後データ情報出
力することがない。したがつて、アクセス時間は
変化せずまた、消費電力も増大することはない。
さらに、出力端子１６に与えられる信号にも出力
ノイズは含まれない。

第４図はこの発明の一実施例である半導体記憶
装置に適用されるシユミツトトリガ回路の構成の
一例を示す図である。第４図において、この発明
によるシユミツトトリガ回路３９は、入力抵抗４
４、第１のインバータおよび第２のインバータを
含む。第１のインバータは、相補接続されたｐチ
ヤネルMOSトランジスタ４６とｎチヤネルMOS
トランジスタ４７とから構成される。すなわち、
ｐチヤネルMOSトランジスタ４６は、そのソー
スが電源電位V_CCに接続され、そのドレインがｎ
チヤネルMOSトランジスタ４７のドレインに接
続されるとともに出力端子５０へ接続され、かつ
そのゲートが入力抵抗４４の一方端子へノード４
５を介して接続される。ｎチヤネルMOSトラン
ジスタ４７は、そのドレインがｐチヤネルMOS
トランジスタ４６のドレインに接続されるととも
に出力端子５０へ接続され、そのソースが接地さ
れ、そのゲートはノード４５を介して入力抵抗４
４の一方端子に接続される。

第２のインバータは、相補接続されたｐチヤネ
ルMOSトランジスタ４８とｎチヤネルMOSトラ
ンジスタ４９とから構成される。すなわち、ｐチ
ヤネルMOSトランジスタ４８は、そのソースが
電源電位V_CCに接続され、そのドレインがｎチヤ
ネルMOSトランジスタ４９のドレインに接続さ
れるとともにノード４５を介して入力抵抗４４の
一方端子へ接続され、そのゲートの第１のインバ
ータの出力部（すなわちｐチヤネルMOSトラン
ジスタ４６のドレインとｎチヤネルMOSトラン
ジスタ４７のドレンインの接続点）に接続され
る。ｎチヤネルMOSトランジスタ４９は、その
ドレインがｐチヤネルMOSトランジスタ４８の
ドレインに接続され、そのソースが接地され、そ
のゲートが第１のインバータの出力部に接続され
る。

すなわち、第１のインバータの入力部は第２の
インバータの出力部に接続され、第１のインバー
タの出力部は第２のインバータの入力部に接続さ
れる構成となつている。入力抵抗４４の他方端子
は入力ノード４３へ接続される。

第１図に示される実施例においては、入力ノー
ド４３は出力データバス１４に接続され、出力ノ
ード５０が出力バツフア１５に接続される。第２
図に示される入出力電圧特性において、横軸の入
力電圧は入力ノード４３における電圧を示し、縦
軸の出力電圧は出力ノード５０における電圧を示
す。次に第４図を参照してこの発明の一実施例で
あるシユミツトトリガ回路の動作について説明す
る。

MOSトランジスタ４６，４７は第１のインバ
ータを構成し、MOSトランジスタ４８，４９は
第２のインバータを構成する。第１および第２の
インバータのそれぞれの出力は他方のインバータ
の入力に接続される構成であり、ラツチ回路を構
成する。ノード４３とノード４５の間には入力抵
抗４４が挿入されている。シユミツトトリガ回路
３９のラツチ状態が反転するためには、抵抗出力
ノード４５の電位が、MOSトランジスタ４６お
よび４７で構成される第１のインバータのしきい
値を越える必要があるが、ノード４５の電位は入
力ノード４３の電位を、入力抵抗４４と第２のイ
ンバータの導通しているMOSトランジスタ
（MOSトランジスタ４８または４９）とで抵抗分
割した値で与えられる。

今、ノード４５の電位が“Ｌ”、ノード５０の
電位が“Ｈ”の状態で安定状態にある場合、ラツ
チ状態を反転させるためには、ノード４５の電位
を第１のインバータの入力論理しきい値以上にす
る必要がある。このとき、第２のインバータに含
まれるｎチヤネルMOSトランジスタ４９は導通
状態であり、ノード４５の電位を下げる方向に機
能する。したがつて、これを補償するためにノー
ド４３へ与えられる電位を第１のインバータの入
力論理しきい値よりさらに或る電位差だけ高くす
る必要がある。

逆に、ノード４５のレベルが“Ｈ”、ノード５
０のレベルが“Ｌ”で安定状態にある場合には、
第２のインバータのｐチヤネルMOSトランジス
タ４８がオン状態であり、ノード４５の電位を引
き上げる方向に機能する。したがつて、ノード４
３の電位を第１のインバータの入力論理しきい値
よりさらに或る電位差だけ低くしなければこのシ
ユミツトトリガ回路３９のラツチ状態は反転しな
い。入力ノード４３は出力データバス１４に接続
されているので、シユミツトトリガ回路の第１の
インバータの入力論理しきい値と、出力データバ
ス１４へ与えられる中間電位V_Mとを一致させて
おけば、出力データバス１４に中間電位V_Mが与
えられただけでは、シユミツトトリガ回路３９の
ラツチ状態は反転しない。出力データバス１４が
中間電位から解放され、さらに或る電位差以上高
いレベルまたは低いレベルに移行したときに初め
てそのラツチ状態が反転する。これにより、中間
電位V_Mの影響による状態変化を防止することが
できる。

なお、上記実施例においては、シユミツトトリ
ガ回路が出力データバス１４上の論理を反転させ
て出力する場合について説明しているが、出力デ
ータバス１４上の論理状態をそのまま出力する構
成のシユミツトトリガ回路であつても同様の効果
が得られる。また、抵抗素子４４は、ポリシリコ
ンで構成しても、そこに含まれるMOSトランジ
スタを転用したもので構成してもよい。

また、第１および第２のインバータはともに、
相補接続されたMOSトランジスタからなる
CMOS構成の場合が示されているが、これに限
定されず、ｎチヤネルMOSトランジスタのみを
用いて構成しても同様の効果が得られる。

また、シユミツトトリガ回路は、インバータ２
つを用いたラツチ回路を基本として構成している
が、同じ入出力電圧特性を有する回路であれば、
どのような構成のものであつても同様の効果を得
ることができる。

さらに、上記実施例においては、出力データバ
スに中間電位を与え、シユミツトトリガ回路で出
力データバスの電位を受ける場合を示している
が、中間電位が与えられる信号線は出力データバ
スに限定されず、他の配線容量の大きいたとえば
アドレスバツフア出力バス等の別の信号線であつ
ても同様の効果が得られる。

また、さらに、上記実施例においては、メモリ
セルが複数個のブロツクに分割されたスタテイツ
クRAMについて説明しているが、この発明が適
用される半導体記憶装置はこれに限定されず、他
の形式の半導体記憶装置においても同様の効果が
得られる。

［発明の効果］ 以上のように、この発明によれば、高速化のた
めに所望の信号線に中間電位を与える方式の半導
体記憶装置において、入出力特性にヒステリシス
特性を有するラツチ回路、すなわちシユミツトト
リガ回路でその信号線上の信号を受けて次の信号
線に信号を伝達するように構成しているので、所
望の信号線レベルが中間電位であつても次段以後
の信号線は前サイクルの状態を保持することがで
き、それにより出力端子にノイズのない信号を伝
達することができ、アクセス時間の変化や消費電
流の増大がない半導体記憶装置を実現することが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体記憶
装置の構成を示すブロツク図である。第２図はこ
の発明に伴う半導体記憶装置に用いられるシユミ
ツトトリガ回路の入出力電圧特性を示す図であ
る。第３図はこの発明によるシユミツトトリガ回
路の動作を説明するための信号タイミング図であ
る。第４図はこの発明の一実施例に用いられるシ
ユミツトトリガ回路の構成の一例を示す回路図で
ある。第５図は従来の半導体記憶装置の構成を示
すブロツク図である。第６図は従来の半導体記憶
装置の動作を示すタイミング図である。 図において、１はメモリセルアレイ、５はＹデ
コーダ、９はセンスアンプ、１１はスイツチ回
路、１２はスイツチ選択信号発生回路、１４は出
力データバス、１５は出力バツフア、１９は内部
同期回路、２１は中間電位供給回路、３９はシユ
ミツトトリガ回路、４６，４８はｐチヤネル
MOSトランジスタ、４７，４９はｎチヤネル
MOSトランジスタである。なお、図中、同符号
は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 各々が情報を記憶する複数個のメモリセルを
   有し、前記複数個のメモリセルのうちの１個のメ
   モリセルを外部から与えられるアドレス信号に応
   答して選択する半導体記憶装置であつて、 前記外部アドレス信号の変化に応答して予め定
   められた第１の信号線を予め定められた期間高電
   位と低電位との間の中間電位に保持する中間電位
   保持手段と、 前記第１の信号線に接続されて前記第１の信号
   線上の信号をその入力とし、前記第１の信号線上
   の信号レベルが前記中間電位を介して前記中間電
   位より予め定められた値だけ高い第１の電位に達
   するときに第１のレベルの信号を出力し、かつ前
   記第１の信号線上の信号レベルが前記中間電位を
   介して前記中間電位より予め定められた値だけ低
   い第２の電位に達するときに第２のレベルの信号
   を出力し、かつ前記第１の信号線が前記中間電位
   に保持されている期間その前のサイクルの出力信
   号レベルを持続的に出力する、その入出力特性に
   ヒステリシスループを有するヒステリシスラツチ
   手段とを備える半導体記憶装置。 ２ 前記ヒステリシスラツチ手段はシユミツトト
   リガ回路である、特許請求の範囲第１項記載の半
   導体記憶装置。 ３ 前記シユミツトトリガ回路は、 その一方端子が前記第１の信号線に接続される
   抵抗素子と、 前記抵抗素子の他方端子にその入力端子が接続
   され、かつその出力端子が前記シユミツト回路の
   出力端子に接続されて、与えられた信号を反転し
   て出力する第１のインバータと、 前記第１のインバータの出力端子にその入力端
   子が接続され、かつその出力端子が前記抵抗素子
   の他方端子および前記第１のインバータの入力端
   子に接続される第２のインバータとを備える、特
   許請求の範囲第２項記載の半導体記憶装置。 ４ 前記第１および第２のインバータは、ｐチャ
   ネル電界効果型トランジスタとｎチヤネル電界効
   果型トランジスタが相補接続されたCMOSイン
   バータで構成される、特許請求の範囲第１項記載
   の半導体記憶装置。 ５ 前記半導体記憶装置は、さらに前記外部アド
   レス信号により選択されたメモリセルが有する情
   報を検出して増幅するためのセンスアンプを備
   え、前記第１の信号線は前記センスアンプの出力
   信号が伝達される出力信号線である、特許請求の
   範囲第１項記載の半導体記憶装置。 ６ 前記複数個のメモリセルは複数個のブロツク
   に分割されており、前記複数個のブロツクの各々
   には、前記外部アドレス信号に応答して選択され
   たメモリセルが有する情報を検出して増幅するた
   めのセンスアンプと、前記外部アドレス信号に基
   づいて導通制御されて対応するセンスアンプの出
   力を伝達するスイツチ回路とが設けられており、 前記第１の信号線は、前記スイツチ回路の各々
   がそこに接続される出力信号線である、特許請求
   の範囲第５項記載の半導体記憶装置。 ７ 前記第１の信号線は前記選択されたメモリセ
   ルから読みだされたデータが伝達される出力信号
   線であり、前記ヒステリシスラツチ手段の出力
   は、外部出力データを生成するための出力バツフ
   アの入力へ結合される、特許請求の範囲第１項な
   いし第６項のいずれかに記載の半導体記憶装置。