JPH04111390A - 局部半田付方法 - Google Patents
局部半田付方法Info
- Publication number
- JPH04111390A JPH04111390A JP22935690A JP22935690A JPH04111390A JP H04111390 A JPH04111390 A JP H04111390A JP 22935690 A JP22935690 A JP 22935690A JP 22935690 A JP22935690 A JP 22935690A JP H04111390 A JPH04111390 A JP H04111390A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit board
- soldering
- leads
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 9
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 18
- 239000011295 pitch Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＩＣパッケージをプリント基板へ半田付けする局部半田
付方法に関し、 ＩＣパッケージのリードを正しくプリント基板上のパッ
トに半田付けすることのできる局部半田付方法を提供す
ることを目的とし、 ＩＣパッケージのリードをプリント基板上のパットへ半
田付けする位置を決定する位置決手段と、ＩＣパッケー
ジのリードを局部半田付けする半田付手段を備え、ＩＣ
パッケージのリードとプリント基板上のパットとの位置
決めと、局部半田付けとを同時に行うように構成する。
付方法に関し、 ＩＣパッケージのリードを正しくプリント基板上のパッ
トに半田付けすることのできる局部半田付方法を提供す
ることを目的とし、 ＩＣパッケージのリードをプリント基板上のパットへ半
田付けする位置を決定する位置決手段と、ＩＣパッケー
ジのリードを局部半田付けする半田付手段を備え、ＩＣ
パッケージのリードとプリント基板上のパットとの位置
決めと、局部半田付けとを同時に行うように構成する。
本発明は、ＩＣパッケージをプリント基板へ半田付けす
る局部半田付方法に関する。
る局部半田付方法に関する。
半導体技術の進展により、１個のＩＣチップの中に収容
するゲート数が増加し、ＩＣチップに信号を入出力する
リード線の本数は増加している。
するゲート数が増加し、ＩＣチップに信号を入出力する
リード線の本数は増加している。
一方、このようなＩＣパッケージのリードの加工技術、
ＩＣパッケージを搭載するプリント基板の加工精度も向
上してきており、ＩＣパッケージが小型化してくる同時
に、そのリードのピッチも小さくなってきている。
ＩＣパッケージを搭載するプリント基板の加工精度も向
上してきており、ＩＣパッケージが小型化してくる同時
に、そのリードのピッチも小さくなってきている。
このように、技術の進展および装置の小型化の要請から
部品は小型化してきており、現在ではリードのピッチが
０．５ ｍｍのものから、さらに０．４ｍｍあるいはそ
れ以下のピッチが採用されてゆく状態になっている。
部品は小型化してきており、現在ではリードのピッチが
０．５ ｍｍのものから、さらに０．４ｍｍあるいはそ
れ以下のピッチが採用されてゆく状態になっている。
このように、リードのピッチが小さ（なってくると、Ｉ
Ｃパッケージとプリント基板の僅かな位置のずれにより
、隣のリードと誤接続になったり、短絡したりすること
が起こりやす（なる。
Ｃパッケージとプリント基板の僅かな位置のずれにより
、隣のリードと誤接続になったり、短絡したりすること
が起こりやす（なる。
このような、小さなピッチで形成されているＩＣパッケ
ージのリードを正しい位置に正確に半田付けするための
ＩＣパッケージの局部半田付方法が要求されている。
ージのリードを正しい位置に正確に半田付けするための
ＩＣパッケージの局部半田付方法が要求されている。
第５図は従来例を説明する図、第６図はその他の従来例
を説明する図をそれぞれ示す。
を説明する図をそれぞれ示す。
第５図の従来例はＩＣパッケージ１のリード１Ａをプリ
ント基板２上のパット３に半田付けを行う例である。
ント基板２上のパット３に半田付けを行う例である。
パット３は通常銅パターンで構成されており、その半田
濡れ性を確保するために、例えば半田レベラーで無電解
メツキによりパット３上に、薄い半田膜４を形成する。
濡れ性を確保するために、例えば半田レベラーで無電解
メツキによりパット３上に、薄い半田膜４を形成する。
この薄い半田膜４は硬化膜となっている。
ついで、搭載ＩＣパッケージＩのリード１Ａへの半田量
を確保するため、例えばスクリーン印刷により厚い未硬
化の半田膜５を形成する。
を確保するため、例えばスクリーン印刷により厚い未硬
化の半田膜５を形成する。
この上にＩＣパッケージ１のリード１Ａを載せ、リフロ
ー炉等で加熱し、半田を溶融し半田付けを行う。
ー炉等で加熱し、半田を溶融し半田付けを行う。
第５図は未硬化の半田膜５の上に、搭載するＩＣ１のリ
ード１Ａをのせた図であり、未硬化の半田膜５の中に、
リード線１Ａが沈み込んでいる状態を示している。
ード１Ａをのせた図であり、未硬化の半田膜５の中に、
リード線１Ａが沈み込んでいる状態を示している。
第６図はリード間隔が微細ピッチ（通常０．５ｍｍ以下
のピッチのものを称している）のＩＣパッケージ１のリ
ード１Ａの半田付を説明する図であり、プリント基板２
のパット３上に１度で硬化した半田膜４Ａを形成し、そ
の上にＩＣパッケージ１のリード１Ａを載せ、半田膜を
再溶融して半田付を行っている。
のピッチのものを称している）のＩＣパッケージ１のリ
ード１Ａの半田付を説明する図であり、プリント基板２
のパット３上に１度で硬化した半田膜４Ａを形成し、そ
の上にＩＣパッケージ１のリード１Ａを載せ、半田膜を
再溶融して半田付を行っている。
上述の第５図においては、半田レベラー等でプリント基
板２上のパット３に薄い半田膜４を形成し、その上に厚
い未硬化の半田膜５をシルク印刷等の手段により形成す
るが、半田不足、半田ブリッジ等により、微細ピッチ（
０，５ｍｎ＋以下）の場合には、均一に半田付を行うこ
とができない。
板２上のパット３に薄い半田膜４を形成し、その上に厚
い未硬化の半田膜５をシルク印刷等の手段により形成す
るが、半田不足、半田ブリッジ等により、微細ピッチ（
０，５ｍｎ＋以下）の場合には、均一に半田付を行うこ
とができない。
また、半田付工程も薄い半田膜４を形成する工程、厚い
半田膜５を形成する工程と半田膜の形成に２つの工程が
必要となり効率が悪い。
半田膜５を形成する工程と半田膜の形成に２つの工程が
必要となり効率が悪い。
また、上述の第６図においては、半田レベラーでプリン
ト基板２上のパット３に半田膜４Ａを形成するが、この
半田膜４Ａは図に示すように「山型」となっているので
、最初にＩＣパッケージ１のリード１Ａをプリント基板
２のパット３に正確に位置決めしても、半田付前に加わ
る僅かな振動で、ＩＣパッケージ１のリード１Ａの位置
がずれてしまう。
ト基板２上のパット３に半田膜４Ａを形成するが、この
半田膜４Ａは図に示すように「山型」となっているので
、最初にＩＣパッケージ１のリード１Ａをプリント基板
２のパット３に正確に位置決めしても、半田付前に加わ
る僅かな振動で、ＩＣパッケージ１のリード１Ａの位置
がずれてしまう。
第７図はその他の従来例による位置ズレを説明する図で
あり、図に示すように、ＩＣパッケージ１のリード１Ａ
か、パット３とパット３の間に落ちてしまうことが起こ
る。
あり、図に示すように、ＩＣパッケージ１のリード１Ａ
か、パット３とパット３の間に落ちてしまうことが起こ
る。
本発明は、ＩＣパッケージのリードを正しくプリント基
板上のパットに半田付けすることのできる局部半田付方
法を提供することを目的とする。
板上のパットに半田付けすることのできる局部半田付方
法を提供することを目的とする。
第１図は本発明の詳細な説明するチ＃亨半図を示す。
第１図に示す本発明の原理チ呑〒半図中のｌＯは、ＩＣ
パッケージｌのリード１Ａをプリント基板２上のパット
３へ半田付けする位置を決定する位置決手段であり、２
０はＩＣパッケージｌのリード１Ａを局部半田付けする
半田付手段であり、ＩＣパッケージｌのリード１Ａとプ
リント基板２上のパット３との位置決めと、局部半田付
けとを同時に行うことにより本課題を解決するための手
段とする。
パッケージｌのリード１Ａをプリント基板２上のパット
３へ半田付けする位置を決定する位置決手段であり、２
０はＩＣパッケージｌのリード１Ａを局部半田付けする
半田付手段であり、ＩＣパッケージｌのリード１Ａとプ
リント基板２上のパット３との位置決めと、局部半田付
けとを同時に行うことにより本課題を解決するための手
段とする。
位置決手段ＩＯにより、ＩＣパッケージｌのリード１Ａ
の位置を、プリント基板２上のパット３に正確に位置決
めを行い（例えば、リード１Ａの中心とパット３の中心
のＸ軸方向のずれ、およびｙ軸方向のずれをそれぞれ「
０」にするように調整する）、位置決めと同時に半田付
手段２０でＩＣパッケージ１のリード１Ａをプリント基
板２上のパット３に半田付を行うことにより、位置ズレ
を起こすことなくＩＣパッケージｌの搭載を行うことが
可能となる。
の位置を、プリント基板２上のパット３に正確に位置決
めを行い（例えば、リード１Ａの中心とパット３の中心
のＸ軸方向のずれ、およびｙ軸方向のずれをそれぞれ「
０」にするように調整する）、位置決めと同時に半田付
手段２０でＩＣパッケージ１のリード１Ａをプリント基
板２上のパット３に半田付を行うことにより、位置ズレ
を起こすことなくＩＣパッケージｌの搭載を行うことが
可能となる。
以下本発明の要旨を第２図〜第４図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の詳細な説明する図、第３図は本発明の
その他の実施例（Ｉ）を説明する図、第４図は本発明の
その他の実施例（ｎ）を説明する図をそれぞれ示す。な
お、全図を通じて同一符号は同一対象物を示す。
その他の実施例（Ｉ）を説明する図、第４図は本発明の
その他の実施例（ｎ）を説明する図をそれぞれ示す。な
お、全図を通じて同一符号は同一対象物を示す。
第２図に示す本発明の実施例は、ＩＣパッケージｌに位
置決め用の割りピン１Ｂを設けたものである。
置決め用の割りピン１Ｂを設けたものである。
第２図はその１例であり、ＩＣパッケージ１の対角線上
の両端に２本の割りピン１Ｂを設け、プリント基板２に
は割りピン１Ｂを挿入する穴２Ａを設けたものである。
の両端に２本の割りピン１Ｂを設け、プリント基板２に
は割りピン１Ｂを挿入する穴２Ａを設けたものである。
割りピン１Ｂは、図に示す如くその先端は細くしてあり
、割れ目を入れである。その寸法は、例えば、割りピン
１Ｂの太さは２．０ ｍｍ、割りピンの溝の寸法は０．
５ ｍｍとする。
、割れ目を入れである。その寸法は、例えば、割りピン
１Ｂの太さは２．０ ｍｍ、割りピンの溝の寸法は０．
５ ｍｍとする。
そこで、割りピン１Ｂを穴２Ａへ圧入すると、割りピン
１Ｂが穴２Ａの中で開き、穴２Ａとの間隙は略「０」と
なり、位置決めを正確に行うことができる。
１Ｂが穴２Ａの中で開き、穴２Ａとの間隙は略「０」と
なり、位置決めを正確に行うことができる。
位置決めのための割りピン１Ｂの本数は２本で必要且つ
充分であるので、ここでは２本としている。
充分であるので、ここでは２本としている。
第３図に示す本発明のその他の実施例（Ｉ）は、ＩＣパ
ッケージｌに位置決め用に複数のり一ド１Ａを垂直方向
に折り曲げ位置決め用のり一ド１ａとし、プリント基板
２には、折り曲げた位置決め用のリード１ａを挿入する
穴２ａを開けたものである。
ッケージｌに位置決め用に複数のり一ド１Ａを垂直方向
に折り曲げ位置決め用のり一ド１ａとし、プリント基板
２には、折り曲げた位置決め用のリード１ａを挿入する
穴２ａを開けたものである。
位置決め用の折り曲げたリード１ａは、３本以上とする
ことも可能であるが、第２図と同じ（，２本で必要且つ
充分であるので、ここでは対角線上のリード２本を位置
決め用のリード１ａとして用いている。
ことも可能であるが、第２図と同じ（，２本で必要且つ
充分であるので、ここでは対角線上のリード２本を位置
決め用のリード１ａとして用いている。
また、穴２ａはスルーホールとなっており、リード１ａ
は穴２ａの中のスルーホール部にも半田付を行う。
は穴２ａの中のスルーホール部にも半田付を行う。
第４図はＩＣパッケージｌのリード１Ａに対応する切り
欠きを設けた専用半田鏝２１により、ＩＣパッケージ１
のリード１Ａをガイドし位置決めを行う。
欠きを設けた専用半田鏝２１により、ＩＣパッケージ１
のリード１Ａをガイドし位置決めを行う。
このとき、専用半田鏝２１の位置はｘ、ｙ移動テーブル
等により、プリント基板２に対して正確に位置決めを行
える構造になっており、位置決めと局部半田付けとを同
時に行うことができる。
等により、プリント基板２に対して正確に位置決めを行
える構造になっており、位置決めと局部半田付けとを同
時に行うことができる。
以上のような本発明によれば、ＩＣパッケージのリード
を正しくプリント基板上のパットに半田付けすることの
できる局部半田付方法を提供することができる。
を正しくプリント基板上のパットに半田付けすることの
できる局部半田付方法を提供することができる。
第１図は本発明の詳細な説明する図、
第２図は本発明の詳細な説明する図、
第３図は本発明のその他の実施例（１）を説明する図、
第４図は本発明のその他の実施例（ＩＩ）を説明する図
、 第５図は従来例を説明する図、 第６図はその他の従来例を説明する図、第７図はその他
の従来例による位置ズレを説明する図、 をそれぞれ示す。 図において、 １０は位置決手段、 ２０は半田付手段、 ２１は専用半田鏝、 ｌはＩＣパッケージ、 １Ａ、１ａはリード、 １Ｂは割りピン、 ２はプリント基板、 ２Ａ、２ａは穴、 ３はパット、 ４．４Ａ、５は半田膜、 をそれぞれ示す。 ７摺＼全Ｂ月の−ｆ刀子邑ｎり峻方邑仔１１（ＩＬ）
Σ説Ｂ月すう２淳 図 従来像りΣ説明する図 第 図
、 第５図は従来例を説明する図、 第６図はその他の従来例を説明する図、第７図はその他
の従来例による位置ズレを説明する図、 をそれぞれ示す。 図において、 １０は位置決手段、 ２０は半田付手段、 ２１は専用半田鏝、 ｌはＩＣパッケージ、 １Ａ、１ａはリード、 １Ｂは割りピン、 ２はプリント基板、 ２Ａ、２ａは穴、 ３はパット、 ４．４Ａ、５は半田膜、 をそれぞれ示す。 ７摺＼全Ｂ月の−ｆ刀子邑ｎり峻方邑仔１１（ＩＬ）
Σ説Ｂ月すう２淳 図 従来像りΣ説明する図 第 図
Claims (4)
- （１）ＩＣパッケージ（１）をプリント基板（２）へ半
田付けする局部半田付方法であって、前記ＩＣパッケー
ジ（１）のリード（１Ａ）を前記プリント基板（２）上
のパット（３）へ半田付けする位置を決定する位置決手
段（１０）と、前記ＩＣパッケージ（１）の前記リード
（１Ａ）を前記パット（３）へ局部半田付けする半田付
手段（２０）を備え、 前記ＩＣパッケージ（１）の前記リード（１Ａ）と前記
プリント基板（２）上の前記パット（３）との位置決め
と、局部半田付けとを同時に行うことを特徴とする局部
半田付方法。 - （２）前記ＩＣパッケージ（１）のモールド部に複数の
割りピン（１Ｂ）と、 前記プリント基板（２）に、前記割りピン（１Ｂ）を挿
入する位置決め用の穴（２Ａ）を設け、位置決めと局部
半田付けを同時に行うことを特徴とする前記（１）項記
載の局部半田付方法。 - （３）前記ＩＣパッケージ（１）のリード（１Ａ）の中
の複数のリード（１ａ）を折り曲げ前記プリント基板（
２）に折り曲げた前記リード（１ａ）を挿入する位置決
め用の穴（２ａ）を設け、位置決めと局部半田付けを同
時に行うことを特徴とする前記（１）項記載の局部半田
付方法。 - （４）前記ＩＣパッケージ（１）のリード（１Ａ）に対
応する切り欠きを設けた専用半田鏝（２１）により、前
記ＩＣパッケージ（１）のリード（１Ａ）をガイドし、
位置決めと局部半田付けとを同時に行うことを特徴とす
る前記（１）項記載の局部半田付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935690A JPH04111390A (ja) | 1990-08-30 | 1990-08-30 | 局部半田付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935690A JPH04111390A (ja) | 1990-08-30 | 1990-08-30 | 局部半田付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111390A true JPH04111390A (ja) | 1992-04-13 |
Family
ID=16890885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22935690A Pending JPH04111390A (ja) | 1990-08-30 | 1990-08-30 | 局部半田付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111390A (ja) |
-
1990
- 1990-08-30 JP JP22935690A patent/JPH04111390A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6729532B2 (en) | Component mounting method | |
| JPH11233910A (ja) | 部品実装方法 | |
| JPH04111390A (ja) | 局部半田付方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP2725665B2 (ja) | プリント配線板製造方法 | |
| KR100345251B1 (ko) | 인쇄회로보드 팔레트 | |
| JPS59148388A (ja) | プリント配線板 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPH05212852A (ja) | クリーム半田供給方法 | |
| JP4204574B2 (ja) | 印刷回路基板 | |
| JPH01134885A (ja) | コネクタの表面実装方法 | |
| KR0138707B1 (ko) | 미세피치 전자부품의 실장방법 | |
| JPH05129370A (ja) | チツプ部品取付構造 | |
| JPS60231383A (ja) | プリント配線板 | |
| JPH07183624A (ja) | フレキシブルプリント配線板及び製法ならびに接続方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| Klein Wassink | Footprints of Fine Pitch SMDs | |
| JP2548957Y2 (ja) | スクリーンマスクのマスクパターン | |
| JPS61194895A (ja) | 部品実装方法 | |
| JPH02214192A (ja) | 半導体装置 | |
| JPS6343394A (ja) | 半田ブリツジ防止法 | |
| JP2001257454A (ja) | プリント基板に対する電子部品の実装構造 | |
| JPH09162527A (ja) | Ｂｇａ実装用プリント基板 | |
| JPH02183595A (ja) | プリント配線基板 |