JPH02214192A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02214192A JPH02214192A JP1034371A JP3437189A JPH02214192A JP H02214192 A JPH02214192 A JP H02214192A JP 1034371 A JP1034371 A JP 1034371A JP 3437189 A JP3437189 A JP 3437189A JP H02214192 A JPH02214192 A JP H02214192A
- Authority
- JP
- Japan
- Prior art keywords
- board
- semiconductor device
- mounting
- solder
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 11
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板に表面実装する半導体装置、特に、Ｓ
ＯＰ、ＱＦＰおよびＰＬＣＣタイプで、かつリードピッ
チが０．８ｗＩａ以下のファインピッチである半導体装
置に関するものである。
ＯＰ、ＱＦＰおよびＰＬＣＣタイプで、かつリードピッ
チが０．８ｗＩａ以下のファインピッチである半導体装
置に関するものである。
第３図ａ、ｂは半導体装置が基板に実装された従来例を
示すもので、図において、ｌはパッケージ２とリード３
からなる半導体装置であり、この半導体装置のリード３
は、はんだ４により基板５に形成されている配線６に接
合され、電気的に回路をなしている。
示すもので、図において、ｌはパッケージ２とリード３
からなる半導体装置であり、この半導体装置のリード３
は、はんだ４により基板５に形成されている配線６に接
合され、電気的に回路をなしている。
次に半導体装！の実装工程について説明する。
基板の半導体が実装する位置に半田ペーストを形成する
（これは普通、印刷によりなされる）、このように半田
が印刷された基板に、半導体装置を載せた後、加熱して
半田を溶融させることにより半田付けをする。なおその
半田付は方法としては、半田ごてによる手作業、赤外線
リフロー炉、加熱炉などが利用されている。
（これは普通、印刷によりなされる）、このように半田
が印刷された基板に、半導体装置を載せた後、加熱して
半田を溶融させることにより半田付けをする。なおその
半田付は方法としては、半田ごてによる手作業、赤外線
リフロー炉、加熱炉などが利用されている。
しかし、リードピッチがｏ、 ８ｍ以下のようなファイ
ンピッチの半導体装置を実装する場合、半導体装置を基
板へ載せるときの位置ずれの許容値がなく、そしてこの
際の位置合せ精度が悪いと、互いに隣合うリードが、第
３図すの４ａ、４ｂで示す如くはんだで接続し、ショー
ト不良をおこす、なお、載置の際の位置ずれがなくとも
、基板搭載した後でのりフロー炉への搬送などによる振
動で位置ずれを発生することがある。
ンピッチの半導体装置を実装する場合、半導体装置を基
板へ載せるときの位置ずれの許容値がなく、そしてこの
際の位置合せ精度が悪いと、互いに隣合うリードが、第
３図すの４ａ、４ｂで示す如くはんだで接続し、ショー
ト不良をおこす、なお、載置の際の位置ずれがなくとも
、基板搭載した後でのりフロー炉への搬送などによる振
動で位置ずれを発生することがある。
以上のように従来の半導体装置でファインリードピッチ
のものを実装するに当たっては、半田ブリッジなどによ
るショート不良が発生するという問題点があり、またそ
の手直し作業においても、１箇所だけ修正するのは困難
であった。
のものを実装するに当たっては、半田ブリッジなどによ
るショート不良が発生するという問題点があり、またそ
の手直し作業においても、１箇所だけ修正するのは困難
であった。
この発明は上記のような問題点を解消するためになされ
たもので、基板への半導体装置搭載の位１決めが精度良
くできるとともに、半田付は時の半導体装置の移動を防
ぎ、基板実装の不良をなくすることのできる半導体装置
を提供するものである。
たもので、基板への半導体装置搭載の位１決めが精度良
くできるとともに、半田付は時の半導体装置の移動を防
ぎ、基板実装の不良をなくすることのできる半導体装置
を提供するものである。
この発明に係る半導体装置は、パッケージの基板と向い
合わせになる面に基板のホールへはめ合う位置決め用突
起を設けたものである。
合わせになる面に基板のホールへはめ合う位置決め用突
起を設けたものである。
この発明における位置決め用突起は、基板にあるホール
にはめ合わされることにより、基板へ精度よく位置合せ
されるとともに、搬送での振動などによる位置ずれを防
止する。
にはめ合わされることにより、基板へ精度よく位置合せ
されるとともに、搬送での振動などによる位置ずれを防
止する。
以下この発明の一実施例を図について説明する。
第１図、第２図において、 ７ａ、７ｂはパッケージ２
の裏面に垂下して突設した位置決め用突起であり、基板
５に設けたホール５ａ、５ｂにはめ合されている。
の裏面に垂下して突設した位置決め用突起であり、基板
５に設けたホール５ａ、５ｂにはめ合されている。
これにより、リード３は基板上の配線６の上に位置ずれ
なくはんだ４により接続されるものとなる。
なくはんだ４により接続されるものとなる。
なお上記実施例では、２個の位置決め用突起を有するも
のを示したが、これに限定するものではなく、３個以上
設けてもよい。
のを示したが、これに限定するものではなく、３個以上
設けてもよい。
以上のようにすれば半導体装置を、半田ペーストが形成
された基板上に搭載する時、位置決め用突起４ａ、４ｂ
がガイドとなるので、Ｘ−Ｙ方向のずれや回転方向のず
れをおさえることができる。また、半導体装置搭載後で
の搬送においても、突起が基板とはめ合いになっている
なめ、振動による位置ずれも防止される。従って、半田
付けされた製品にあっては、半田ブリッジによるリード
間ショートの不良のないものが安定して得られる。
された基板上に搭載する時、位置決め用突起４ａ、４ｂ
がガイドとなるので、Ｘ−Ｙ方向のずれや回転方向のず
れをおさえることができる。また、半導体装置搭載後で
の搬送においても、突起が基板とはめ合いになっている
なめ、振動による位置ずれも防止される。従って、半田
付けされた製品にあっては、半田ブリッジによるリード
間ショートの不良のないものが安定して得られる。
また、半導体装置と基板の位置合せ精度が向」ニするの
で、従来に比べて、基板における配線の面積が縮小でき
る効果があり、基板の配線が縮小されると、配線間隔が
拡がるため、配線間リークなどの不具合を改善できると
ともに、配線間での半田ブリッジもより発生しなくなる
などの利点が得られる。
で、従来に比べて、基板における配線の面積が縮小でき
る効果があり、基板の配線が縮小されると、配線間隔が
拡がるため、配線間リークなどの不具合を改善できると
ともに、配線間での半田ブリッジもより発生しなくなる
などの利点が得られる。
以上のようにこの発明によれば、半導体装１の基板実装
面に基板のホールとはめ合う位置決め用突起を設けたの
で、基板への搭載が精度良くでき、また半田付けされた
製品は不具合なく安定したものが得られる効果がある。
面に基板のホールとはめ合う位置決め用突起を設けたの
で、基板への搭載が精度良くでき、また半田付けされた
製品は不具合なく安定したものが得られる効果がある。
第１図、第２図はこの発明の一実施例を示すもので、第
１図は半導体装置が基板に実装された状態を示す断面図
、第２図は半導体装置の正面図ａとそのｂ−ｂ線の断面
図ｂ、第３図は従来の半導体装置が実装された状態を示
す断面図ａおよび側面図すである。 図中、１は半導体装置、２はパッケージ、３はリード、
４ははんだ、５は基板、６は配線、？ａ。 ７ｂは突起である。 なお、図中同一符号は同−又は相当部分を示す。
１図は半導体装置が基板に実装された状態を示す断面図
、第２図は半導体装置の正面図ａとそのｂ−ｂ線の断面
図ｂ、第３図は従来の半導体装置が実装された状態を示
す断面図ａおよび側面図すである。 図中、１は半導体装置、２はパッケージ、３はリード、
４ははんだ、５は基板、６は配線、？ａ。 ７ｂは突起である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 表面実装を行う半導体装置において、パッケージの裏
面に、実装基板への位置決めをする突起を設けたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034371A JPH02214192A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034371A JPH02214192A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214192A true JPH02214192A (ja) | 1990-08-27 |
Family
ID=12412312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034371A Pending JPH02214192A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214192A (ja) |
-
1989
- 1989-02-14 JP JP1034371A patent/JPH02214192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
| JP3128891B2 (ja) | 部品実装方法および部品実装装置 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JPH02214192A (ja) | 半導体装置 | |
| JPH0983093A (ja) | プリント配線板 | |
| US5271549A (en) | Multiple-lead element soldering method using sheet solder | |
| JPH06164120A (ja) | プリント配線基板 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JP2000151056A (ja) | パッケージ | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JPH0677620A (ja) | 電子部品実装構造 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH01144698A (ja) | 混成集積回路装置の製造方法とその装置 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPH06164117A (ja) | コネクタ付き配線基板の製造方法 | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JP3052739B2 (ja) | プリント配線基板 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH0582999A (ja) | 表面実装部品の実装方法および表面実装部品 | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JPH0567008U (ja) | 半導体装置 | |
| JP2000049446A (ja) | Ｉｃ素子の実装方法及びｉｃ素子用実装基板 | |
| JPH06132353A (ja) | 半導体装置 | |
| JPH05102651A (ja) | 回路素子の表面実装方法 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 |