JPH0391820A - デジタル装置のための現用‐予備‐クロック信号供給装置 - Google Patents
デジタル装置のための現用‐予備‐クロック信号供給装置Info
- Publication number
- JPH0391820A JPH0391820A JP2224552A JP22455290A JPH0391820A JP H0391820 A JPH0391820 A JP H0391820A JP 2224552 A JP2224552 A JP 2224552A JP 22455290 A JP22455290 A JP 22455290A JP H0391820 A JPH0391820 A JP H0391820A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- working
- standby
- spectrum
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 claims abstract description 28
- 230000003595 spectral effect Effects 0.000 claims description 23
- 239000002131 composite material Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 abstract description 3
- 230000002194 synthesizing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は請求項ｌの上位概念に記載のデジタル装置のた
めの現用一予備−クロック信号供給装置に関する。
めの現用一予備−クロック信号供給装置に関する。
従来の技術
デジタルデータ処理システム、マルチプレクスシステム
、交換システム、同期ネットワーク内のクロスコネクト
マルチプレクスシステムにおいては通常は予備クロック
信号供給装置が設けられている。大きいシステムでは多
数のユニット装置がシステムクロック信号と同期して動
作し、これによりデータ信号を並列に処理することが可
能である。高い動作信頼性を得るために２つ又は２つよ
り大きい数の互いに結合されている中央クロック信号が
すべてのユニット装置に供給される。中央クロック信号
は水晶発振器（ＶＣＯ）により供給され、水晶発振器（
ＶＣｏ）は高精度の標準クロック信号に同期されている
。標準周波数が欠けた場合に水晶発振器の周波数精度は
、さしあたってはシステムがさらに機能することを保証
するように十分に大きい。現用クロック信号発振器が故
障した場合にはその修理の際又はクロック信号路の中断
の際に、予備クロック信号に切換えることが今までは通
常であった。しかしこの場合に通常は、現用クロック信
号から予備クロック信号への移行の際に著しい障害が発
生し、これにより大きいビット損失ひいては同期損失さ
えも発生ずこともある。すべてのモジュールにおいて同
一のクロック信号欠落回路を設けなければならないので
、簡単かつ低コストの解決方法が必要である発明を解決
し′ようとする課題 本発明の課題は、ビットエラーなしに予備クロック信号
を用いることを可能にし、簡単に実現することを可能に
する簡単な現用一予備−クロック信号供給装置を提供す
ることにある。
、交換システム、同期ネットワーク内のクロスコネクト
マルチプレクスシステムにおいては通常は予備クロック
信号供給装置が設けられている。大きいシステムでは多
数のユニット装置がシステムクロック信号と同期して動
作し、これによりデータ信号を並列に処理することが可
能である。高い動作信頼性を得るために２つ又は２つよ
り大きい数の互いに結合されている中央クロック信号が
すべてのユニット装置に供給される。中央クロック信号
は水晶発振器（ＶＣＯ）により供給され、水晶発振器（
ＶＣｏ）は高精度の標準クロック信号に同期されている
。標準周波数が欠けた場合に水晶発振器の周波数精度は
、さしあたってはシステムがさらに機能することを保証
するように十分に大きい。現用クロック信号発振器が故
障した場合にはその修理の際又はクロック信号路の中断
の際に、予備クロック信号に切換えることが今までは通
常であった。しかしこの場合に通常は、現用クロック信
号から予備クロック信号への移行の際に著しい障害が発
生し、これにより大きいビット損失ひいては同期損失さ
えも発生ずこともある。すべてのモジュールにおいて同
一のクロック信号欠落回路を設けなければならないので
、簡単かつ低コストの解決方法が必要である発明を解決
し′ようとする課題 本発明の課題は、ビットエラーなしに予備クロック信号
を用いることを可能にし、簡単に実現することを可能に
する簡単な現用一予備−クロック信号供給装置を提供す
ることにある。
課題を解決するための手段及び発明の効果上記課題は、
請求項ｌの特徴部分に記載の構戊を有するデジタル装置
のための現用−子備−クロック信号供給装置により解決
される。
請求項ｌの特徴部分に記載の構戊を有するデジタル装置
のための現用−子備−クロック信号供給装置により解決
される。
有利な実施例はその他の請求項に記載されている。
切換えを加算により置換することは有利である。一方の
クロック信号が欠けた場合に他方のクロック信号への連
続的移行が得られる。最大の理論的位相のステップ変化
は１８０°にすぎない。
クロック信号が欠けた場合に他方のクロック信号への連
続的移行が得られる。最大の理論的位相のステップ変化
は１８０°にすぎない。
位相のステップ変化をフィルタにより漸次の位相変化に
変換すると有利である。
変換すると有利である。
基本波を加算しようとする方形信号の基本波を用いると
有利である、何故ならば基本波のスペクトル戊分が大部
分を占めているからである例えば多数の位相シプトされ
たクロック信号がシステムの中で必要である場合等の特
別の用途の場合には第ｌの高調波又は別の１つの高調波
を、２倍又は多逓倍のシステム周波数を有する合戊クロ
ック信号を得るために用いることもできる。
有利である、何故ならば基本波のスペクトル戊分が大部
分を占めているからである例えば多数の位相シプトされ
たクロック信号がシステムの中で必要である場合等の特
別の用途の場合には第ｌの高調波又は別の１つの高調波
を、２倍又は多逓倍のシステム周波数を有する合戊クロ
ック信号を得るために用いることもできる。
実施例
第１図に示されている現用一予備−クロック信号供，給
装置は、多数のモジュールＢＧ １ −ＢＧｎを有する
第１のユニット装置Ｅｌを含む。
装置は、多数のモジュールＢＧ １ −ＢＧｎを有する
第１のユニット装置Ｅｌを含む。
これらのユニット装置のそれぞれには現用クロック信号
ＴＳｂが現用クロック信号発振器ｖＣＯｂから第ｌのク
ロック信号線ＴＬＩを介して、予備クロック信号ＴＳｅ
が第２のクロック信号線ＴＬ２を介して予備発振器ＶＣ
Ｏｅから供給される。
ＴＳｂが現用クロック信号発振器ｖＣＯｂから第ｌのク
ロック信号線ＴＬＩを介して、予備クロック信号ＴＳｅ
が第２のクロック信号線ＴＬ２を介して予備発振器ＶＣ
Ｏｅから供給される。
第２のユニット装置Ｅ２ではモジュールＢＧ１１ないし
ＢＧｌｎにおいて切換スイッチＵＳがそれぞれｌ・つの
クロック信号加算回路ＳＵにより置換されている。ほと
んどの場合には、多くの扁平モジュールを含むこともあ
る各モジュールに加算回路が対応して配置される。信頼
性に対する要求と技術的必要性に依存して、多数のモジ
ュール又は１つのユニット装置にただ１つの加算回路が
対応して配置される解決方法も可能である。
ＢＧｌｎにおいて切換スイッチＵＳがそれぞれｌ・つの
クロック信号加算回路ＳＵにより置換されている。ほと
んどの場合には、多くの扁平モジュールを含むこともあ
る各モジュールに加算回路が対応して配置される。信頼
性に対する要求と技術的必要性に依存して、多数のモジ
ュール又は１つのユニット装置にただ１つの加算回路が
対応して配置される解決方法も可能である。
本発明のクロック信号加算回路ＳＵの原理図が第２図に
示されている。クロック信号加算回路ＳＵは３つのスペ
クトル変換器と１つの加算器とから或る。第１のスペク
トル変換器ＳＷＩと第２のスペクトル変換器ＳＷ２との
出力側は加算器ＡＤを介して統合され、加算器ＡＤの出
力側は第３のスペクトル変換器ＳＷ３の入力側と接続さ
れている。
示されている。クロック信号加算回路ＳＵは３つのスペ
クトル変換器と１つの加算器とから或る。第１のスペク
トル変換器ＳＷＩと第２のスペクトル変換器ＳＷ２との
出力側は加算器ＡＤを介して統合され、加算器ＡＤの出
力側は第３のスペクトル変換器ＳＷ３の入力側と接続さ
れている。
第１のスペクトル変換器ＳＷＩの入力側ｌに現用クロッ
ク信号ＴＳｂが供給され、第２のスペクトル変換器ＳＷ
２の入力側２に予備クロック信号ＴＳｅが供給される。
ク信号ＴＳｂが供給され、第２のスペクトル変換器ＳＷ
２の入力側２に予備クロック信号ＴＳｅが供給される。
出力側３からは、基本波又は１つの高調波の周波数を有
する合成クロック信号ＴＳｒが取出される。このために
、所望の調波のスペクトル成分は重み付けされて加算さ
れ、当該調波はろ波されて取出される．この場合にろ波
は加算の前又は後で行われる。加算の前で行われる場合
にはスペクトル変換器ＳＷ１、ＳＷ２は所望の調波をろ
渡して取出す。加算の後で行われる場合にはスペクトル
変換器ＳＷ１、ＳＷ２は、可及的に大きい割合で所望の
調波を含むパルスを供給する。第２のスペクトル変換器
で、選択された又は選択する調波の振輻は縮小され、例
えば第３図で示すように半減されている。このようにし
て得られた予備スペクトル信号Ｓｅは、第１のスペクト
ル変換器から送出される現用スペクトル信号ｓｂに加算
される。合成信号Ｓｒ（合成信号とは常ｌ二、合成とし
て得られる選択された調波のことである）は、第３のス
ペクトル変換器ＳＷ３で例えば再び方形信号に変換され
、この方形信号はクロック信号加算回路の出力側３から
合成信号ＴＳｒとして・取出される。
する合成クロック信号ＴＳｒが取出される。このために
、所望の調波のスペクトル成分は重み付けされて加算さ
れ、当該調波はろ波されて取出される．この場合にろ波
は加算の前又は後で行われる。加算の前で行われる場合
にはスペクトル変換器ＳＷ１、ＳＷ２は所望の調波をろ
渡して取出す。加算の後で行われる場合にはスペクトル
変換器ＳＷ１、ＳＷ２は、可及的に大きい割合で所望の
調波を含むパルスを供給する。第２のスペクトル変換器
で、選択された又は選択する調波の振輻は縮小され、例
えば第３図で示すように半減されている。このようにし
て得られた予備スペクトル信号Ｓｅは、第１のスペクト
ル変換器から送出される現用スペクトル信号ｓｂに加算
される。合成信号Ｓｒ（合成信号とは常ｌ二、合成とし
て得られる選択された調波のことである）は、第３のス
ペクトル変換器ＳＷ３で例えば再び方形信号に変換され
、この方形信号はクロック信号加算回路の出力側３から
合成信号ＴＳｒとして・取出される。
第３図に示されているベクトル線図は２：ｌの現用スペ
クトル信号ｓｂ対予備スペクトル信号Ｓｅの振幅比の場
合を示す。スペクトル信号の間の位相差γはクロック信
号の間の位相差に対応して０６と１８０″との間にある
。位相が等しい場合にはこれらの２つの信号は加算され
て最大の合威信号Ｓｒｍａｘが形戊される。位相の正負
符号が互いに逆の場合には最小の結果信号Ｓｒｍｉｎが
残る。これらの２つのスベクト、ル信号が存在する場合
には士α，＝±３０’の位相変動が生ずるにすぎない。
クトル信号ｓｂ対予備スペクトル信号Ｓｅの振幅比の場
合を示す。スペクトル信号の間の位相差γはクロック信
号の間の位相差に対応して０６と１８０″との間にある
。位相が等しい場合にはこれらの２つの信号は加算され
て最大の合威信号Ｓｒｍａｘが形戊される。位相の正負
符号が互いに逆の場合には最小の結果信号Ｓｒｍｉｎが
残る。これらの２つのスベクト、ル信号が存在する場合
には士α，＝±３０’の位相変動が生ずるにすぎない。
予備スペクトル信号Ｓｅが小さければ小さいほどこれら
の位相変動も小さくなる。しかし、現用クロック信号Ｔ
Ｓｂが欠落しひいては現用スペクトル信号が欠けた場合
に、残った予備スペクトル信号は、第３のスペクトル変
換器を制御することができなければならない。したがっ
てＳｂ：Ｓｅの比〉１、５であると好適である、何故な
らばＴＳｂが欠ける場合にも、クロック信号の位相の正
負符号が互いに逆である場合にも合戊信号Ｓ『は等しい
からである。
の位相変動も小さくなる。しかし、現用クロック信号Ｔ
Ｓｂが欠落しひいては現用スペクトル信号が欠けた場合
に、残った予備スペクトル信号は、第３のスペクトル変
換器を制御することができなければならない。したがっ
てＳｂ：Ｓｅの比〉１、５であると好適である、何故な
らばＴＳｂが欠ける場合にも、クロック信号の位相の正
負符号が互いに逆である場合にも合戊信号Ｓ『は等しい
からである。
クロック信号加算回路は第４図にブロック回路図として
示されている。クロック信号ＴＳｂとＴＳｅとはそれぞ
れ、制限器として動作し場合に応じてレベル変換器とし
て用いられる増幅器Ｖｌ又はＶ２に供給、される。第２
の増幅器Ｖ２には電圧変換器ＷＵが後置接統されている
。
示されている。クロック信号ＴＳｂとＴＳｅとはそれぞ
れ、制限器として動作し場合に応じてレベル変換器とし
て用いられる増幅器Ｖｌ又はＶ２に供給、される。第２
の増幅器Ｖ２には電圧変換器ＷＵが後置接統されている
。
電圧変換器ＷＵの出力側と、第１の増幅器Ｖｌの出力側
とは加算器ＡＤの入力側と接続されている。加算器の山
一力側には電圧／電流変換器Ｗ０１，７｛ルタＦ１、第
３のスペクトル変換器ＳＷ３の直列接続が接続されてい
る。
とは加算器ＡＤの入力側と接続されている。加算器の山
一力側には電圧／電流変換器Ｗ０１，７｛ルタＦ１、第
３のスペクトル変換器ＳＷ３の直列接続が接続されてい
る。
スペクトル信号ｓｂとＳｅは方形パルスの形に加算され
、電圧／電流変換器ＷＵＩを介して、振動回路として構
戊されているフィルタＦｌに供給され、７イルタＦ！の
共振周波数は、合戊クロック信号Ｓｒからの選択された
調波の周波数と一致する。したがってこの場合には第２
の原理が、方形信号を加算することと、所望の調波をろ
波し・て取出すことにより実現される。
、電圧／電流変換器ＷＵＩを介して、振動回路として構
戊されているフィルタＦｌに供給され、７イルタＦ！の
共振周波数は、合戊クロック信号Ｓｒからの選択された
調波の周波数と一致する。したがってこの場合には第２
の原理が、方形信号を加算することと、所望の調波をろ
波し・て取出すことにより実現される。
この回路配置により回路コストが少なくなる。
ベクトル線図によれば、現用クロック信号Ｔｓｂが欠け
た場合には通常は位相のステップ変化が１８００より小
さくなる。しかし第３のスペクトル変換器ＳＷ３により
この位相のステップ変化は、連続的に経過する位相変化
に変換される（この場合に振動回路特性と制御が変化の
速度を決める）。これに関して、より大きい位相差の場
合（位相のステップ変化が発生するｌ８０６の位相差は
望ましくない）には現用スペクトル信号の位相と現用一
予備一信号の位相との間の位相に現用一予備一信号の位
相をシフトする（ただし現用一予備一信号の位相を反転
するだけで常に充分でなければならない）ことも可能で
あることは勿論である。
た場合には通常は位相のステップ変化が１８００より小
さくなる。しかし第３のスペクトル変換器ＳＷ３により
この位相のステップ変化は、連続的に経過する位相変化
に変換される（この場合に振動回路特性と制御が変化の
速度を決める）。これに関して、より大きい位相差の場
合（位相のステップ変化が発生するｌ８０６の位相差は
望ましくない）には現用スペクトル信号の位相と現用一
予備一信号の位相との間の位相に現用一予備一信号の位
相をシフトする（ただし現用一予備一信号の位相を反転
するだけで常に充分でなければならない）ことも可能で
あることは勿論である。
第５図には１つの実施例が示されている。２つの増幅器
（線路受信器）にクロック信号ＴＳｂとＴＳｅとがトラ
ンスＴＲＩ又はＴＲ２を介して供給される。増幅器の出
力側はそれぞれ抵抗Ｒｌ又はこれより２倍大きい抵抗Ｒ
２を介して統合接続されて、第１のトランジスタＴＩの
エミッタに接続され、第１のトランジスタＴＩはベース
接地形で動作する。トランジスタのコレクタは振動回路
Ｌ，Ｃを制御し、振動回路ＬＣのインダクタンスは第３
のトランスＴＲ３により形戊される。このトランスの２
次出力側には第３の増幅器ｖ３が接統され、第３の増幅
器ｖ３の出力側は第２のトランジスタＴ２のエミッタと
ベースとの間を制御し、第２のトランジスタＴ２はレベ
ル変換器として動作し、そのコレクタに合戊クロック信
号ＴＳｒをＴＴＬレベルで送出する。
（線路受信器）にクロック信号ＴＳｂとＴＳｅとがトラ
ンスＴＲＩ又はＴＲ２を介して供給される。増幅器の出
力側はそれぞれ抵抗Ｒｌ又はこれより２倍大きい抵抗Ｒ
２を介して統合接続されて、第１のトランジスタＴＩの
エミッタに接続され、第１のトランジスタＴＩはベース
接地形で動作する。トランジスタのコレクタは振動回路
Ｌ，Ｃを制御し、振動回路ＬＣのインダクタンスは第３
のトランスＴＲ３により形戊される。このトランスの２
次出力側には第３の増幅器ｖ３が接統され、第３の増幅
器ｖ３の出力側は第２のトランジスタＴ２のエミッタと
ベースとの間を制御し、第２のトランジスタＴ２はレベ
ル変換器として動作し、そのコレクタに合戊クロック信
号ＴＳｒをＴＴＬレベルで送出する。
第６図にはクロック信号加算回路の大幅にデジタルで動
作する変形が示されている。クロック信号ＴＳｂとＴＳ
ｅとはまず初めに、使用回路技術に相応するレベルに増
幅器ｖｔ又はＶ２で変換される。第１の増幅器の出力側
はゲートＧＡの１つの入力側と直接に接続されており、
これに対して第２の増幅器Ｖ２の出力側はパルス変換器
Ｗｌ・２を介してゲートの第２の入力側に接続されてい
る。このゲートはＯＲゲート、ＡＮＤゲート又は排他的
ＯＲゲートであることもある。
作する変形が示されている。クロック信号ＴＳｂとＴＳ
ｅとはまず初めに、使用回路技術に相応するレベルに増
幅器ｖｔ又はＶ２で変換される。第１の増幅器の出力側
はゲートＧＡの１つの入力側と直接に接続されており、
これに対して第２の増幅器Ｖ２の出力側はパルス変換器
Ｗｌ・２を介してゲートの第２の入力側に接続されてい
る。このゲートはＯＲゲート、ＡＮＤゲート又は排他的
ＯＲゲートであることもある。
ゲート出力側はフィルタＦｌに接続され、７イルタＦｌ
の出力側は公知の方法で第３のスペクトル変換器ＳＷ３
と接続されている。パルス変換器Ｗ！２は例えばクロッ
ク信号バルスＴＳｅの論理値“ｌ”を短縮する。ＯＲゲ
ートにより論理結合が行われると、（これら２つのクロ
ック信号の“１′が一致する場合には）現用クロック信
号ＴＳｂのみが導通される。これに対して非対称形クロ
ック信号ＴＳＶの論理値“ｌ”が現用クロック信号の論
理値“Ｏ″と一致する場合には、ＯＲ機能に相応して変
化される、４ ゲートＧＡの出力信号が取出される。一方のクロック信
号が欠けた場合に他方のクロック信号が阻止されるのを
防ぐために、対応するゲート入力側が論理値″０＃に保
持されるようにしなければならないのは当然である。フ
ィルタＦｌでは再び基本波がろ波されて取出され、第３
のスペクトル変換器ＳＷ３で合戊クロック信号に変換さ
れる。同様に高調波もろ波されて取出される。
の出力側は公知の方法で第３のスペクトル変換器ＳＷ３
と接続されている。パルス変換器Ｗ！２は例えばクロッ
ク信号バルスＴＳｅの論理値“ｌ”を短縮する。ＯＲゲ
ートにより論理結合が行われると、（これら２つのクロ
ック信号の“１′が一致する場合には）現用クロック信
号ＴＳｂのみが導通される。これに対して非対称形クロ
ック信号ＴＳＶの論理値“ｌ”が現用クロック信号の論
理値“Ｏ″と一致する場合には、ＯＲ機能に相応して変
化される、４ ゲートＧＡの出力信号が取出される。一方のクロック信
号が欠けた場合に他方のクロック信号が阻止されるのを
防ぐために、対応するゲート入力側が論理値″０＃に保
持されるようにしなければならないのは当然である。フ
ィルタＦｌでは再び基本波がろ波されて取出され、第３
のスペクトル変換器ＳＷ３で合戊クロック信号に変換さ
れる。同様に高調波もろ波されて取出される。
この場合に通常は回路装置のディメンジョンの規則とし
て、フィルタのコストを低く保持するために、選択する
スペクトル戊分が可及的に最大の割合をしめなければな
らない。所望のスペクトル成分がクロック信号ＴＳｂの
中に存在しない場合にはこの所望のスペクトル戊分はパ
ルス変換器Ｗｌ１、ＷＩ２、最も簡単にはパルス幅変換
器により発生される。
て、フィルタのコストを低く保持するために、選択する
スペクトル戊分が可及的に最大の割合をしめなければな
らない。所望のスペクトル成分がクロック信号ＴＳｂの
中に存在しない場合にはこの所望のスペクトル戊分はパ
ルス変換器Ｗｌ１、ＷＩ２、最も簡単にはパルス幅変換
器により発生される。
第ｌ図は現用一予備−クロック信号供給装置の回路図、
第２図はクロック信号変換回路のブロック回路図、第３
図はクロック信号を加算するベクトル線図、第４図はク
ロック信号加算回路の実施例のブロック回路図、第５図
はクロック信号加算回路の実施例の回路図、第６図は大
幅にデジタル化された加算回路の別のブロック回路図で
ある・。 Ｓｆｎｂ・・・標準周波数信号、Ｓｆｎｅ・・・予備周
波数信号、ＴＳｂ・・一現用クロック信号、ＴＳｒ・・
・合戊信号、Ｅ１、Ｅ２・・・第１、第２のユニット装
置、ＢＧ１、ＢＧ２・・・第ｌ１第２のモジュール、Ｓ
Ｕ・・・クロック信号加算回路、ＶＣＯｂ・・・現用ク
ロック信号発振器、ＶＣＯｅ・・・予備発振器、ｓｂ・
・・現用スペクトル信号、Ｓｅ・・・予備スペクトル信
号、Ｓｒ・・・合成信号、ＴＳｒ・・・合成クロック信
号、ＳＷＩ・・・第ｌのスペクトル変換器、ＳＷ２・・
・第２のスペクトル変換器、ＳＷ３・・・第３のスペク
トル変換器、ＡＤ・・・加算器、ＷＵ・・・電圧変換器
、Ｖ１、Ｖ２，Ｖ３・・・増幅器、ＷＵＩ−・・電圧／
電流変換器、Ｆｌ・・・フィル９、Ｗｌ１、ＷＩ２・・
・第ｌ１第２のパルス変換器、 ＴＳＶ・・・非対称形クロック信号。 ＦＩＧ １ ＦＩＧ ２ ＦＩＧ ３ ＦＩＧ ４
第２図はクロック信号変換回路のブロック回路図、第３
図はクロック信号を加算するベクトル線図、第４図はク
ロック信号加算回路の実施例のブロック回路図、第５図
はクロック信号加算回路の実施例の回路図、第６図は大
幅にデジタル化された加算回路の別のブロック回路図で
ある・。 Ｓｆｎｂ・・・標準周波数信号、Ｓｆｎｅ・・・予備周
波数信号、ＴＳｂ・・一現用クロック信号、ＴＳｒ・・
・合戊信号、Ｅ１、Ｅ２・・・第１、第２のユニット装
置、ＢＧ１、ＢＧ２・・・第ｌ１第２のモジュール、Ｓ
Ｕ・・・クロック信号加算回路、ＶＣＯｂ・・・現用ク
ロック信号発振器、ＶＣＯｅ・・・予備発振器、ｓｂ・
・・現用スペクトル信号、Ｓｅ・・・予備スペクトル信
号、Ｓｒ・・・合成信号、ＴＳｒ・・・合成クロック信
号、ＳＷＩ・・・第ｌのスペクトル変換器、ＳＷ２・・
・第２のスペクトル変換器、ＳＷ３・・・第３のスペク
トル変換器、ＡＤ・・・加算器、ＷＵ・・・電圧変換器
、Ｖ１、Ｖ２，Ｖ３・・・増幅器、ＷＵＩ−・・電圧／
電流変換器、Ｆｌ・・・フィル９、Ｗｌ１、ＷＩ２・・
・第ｌ１第２のパルス変換器、 ＴＳＶ・・・非対称形クロック信号。 ＦＩＧ １ ＦＩＧ ２ ＦＩＧ ３ ＦＩＧ ４
Claims (1)
- 【特許請求の範囲】 １、現用クロック信号（ＴＳｂ）を送出する現用クロッ
ク信号発振器（ＶＣＯｂ）と、予備クロック信号（ＴＳ
ｅ）を送出する予備発振器（ＶＣＯｅ）と、現用クロッ
ク信号（ＴＳｂ）及び予備クロック信号（ＴＳｅ）が供
給される少なくとも１つのモジュール（ＢＧ１、ＢＧ２
、．．．）とを有するデジタル装置のための現用−予備
−クロック信号供給装置において、 現用クロック信号（ＴＳｂ）及び予備クロ ック信号（ＴＳｅ）、又はこれらの信号から導出された
スペクトル信号（Ｓｂ、Ｓｅ）の種々異なる振幅におけ
る同一の調波成分を１つの合成信号（Ｓｒ）に統合し、
この合成信号から合成クロック信号（ＴＳｒ）を導出す
ることを特徴とするデジタル装置のための現用−予備−
クロック信号供給装置。 ２、基本波又は同一の高調波に相応するスペクトル信号
（Ｓｂ、Ｓｅ）に現用クロック信号（ＴＳｂ）及び予備
クロック信号（ＴＳｅ）を変換する第１及び第２のスペ
クトル変換器（ＳＷ１、ＳＷ２）を設けることを特徴と
する請求項１に記載のデジタル装置のための現用−予備
−クロック信号供給装置。 ３、第１及び第２のスペクトル変換器（ＳＷ１、ＳＷ２
）がスペクトル信号（Ｓｂ、Ｓｅ）として衝撃係数が１
：１の方形パルスを送出することを特徴とする請求項１
に記載のデジタル装置のための現用−子備−クロック信
号供給装置。 ４、第１及び／又は第２のスペクトル変換器（ＳＷ１、
ＳＷ２）としてそれぞれ、パルス変換器（ＷＩ１、ＷＩ
２）が後置接続されている制限増幅器（Ｖ１、Ｖ２）を
設けることを特徴とする請求項１に記載のデジタル装置
のための現用−予備−クロック信号供給装置。 ５、加算する調波又は調波スペクトル成分の振幅比が２
：１であることを特徴とする請求項１ないし４のうちの
いずれか１項に記載のデジタル装置のための現用−予備
−クロック信号供給装置。 ６、スペクトル信号（Ｓｂ、Ｓｅ）として、振幅を制限
する、種々異なる持続時間の方形パルスを論理的に結合
することを特徴とする請求項１又は３又は４に記載のデ
ジタル装置のための現用−予備−クロック信号供給装置
。 ７、合成スペクトル信号（Ｓｒ）が供給される第３のス
ペクトル変換器（ＳＷ３）を設け、第３のスペクトル変
換器（ＳＷ３）を、所望の調波を選択するフィルタ（Ｆ
Ｉ）を含むことを特徴とする請求項３ないし６のうちの
いずれか１項に記載のデジタル装置のための現用−予備
−クロック信号供給装置。 ８、フィルタ（ＦＩ）として振動回路（Ｌ、Ｃ）を設け
ることを特徴とする請求項７に記載のデジタル装置のた
めの現用−予備−クロック信号供給装置。 ９、クロック信号加算回路（ＳＵ）の中に加算器（ＡＤ
）としてベース接地接続形のトランジスタ（Ｔ１）を設
け、トランジスタ（Ｔ１）のエミッタに抵抗（Ｒ１、Ｒ
２）を介して、加算するスペクトル信号（Ｓｂ、Ｓｅ）
を供給し、トランジスタ（Ｔ１）のコレクタに並列振動
回路を接続することを特徴とする請求項１ないし５のう
ちのいずれか１項に記載のデジタル装置のための現用−
予備−クロック信号供給装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3928401 | 1989-08-28 | ||
| DE3928401.8 | 1989-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391820A true JPH0391820A (ja) | 1991-04-17 |
Family
ID=6388038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224552A Pending JPH0391820A (ja) | 1989-08-28 | 1990-08-28 | デジタル装置のための現用‐予備‐クロック信号供給装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5057703A (ja) |
| EP (1) | EP0415111B1 (ja) |
| JP (1) | JPH0391820A (ja) |
| AT (1) | ATE134803T1 (ja) |
| AU (1) | AU624020B2 (ja) |
| CA (1) | CA2024000C (ja) |
| DE (1) | DE59010159D1 (ja) |
| DK (1) | DK0415111T3 (ja) |
| ES (1) | ES2083404T3 (ja) |
| GR (1) | GR3019163T3 (ja) |
| RU (1) | RU2065661C1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298380A (ja) * | 1998-04-08 | 1999-10-29 | Nec Saitama Ltd | クロック生成回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114965A (ja) * | 1974-02-18 | 1975-09-09 | ||
| JPS6292062A (ja) * | 1985-10-10 | 1987-04-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | データ処理装置 |
| JPS6314555A (ja) * | 1986-07-07 | 1988-01-21 | Nec Corp | デジタルインタフエ−ス装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2126944B1 (ja) * | 1971-02-12 | 1975-07-04 | Cit Alcatel | |
| US3803568A (en) * | 1973-04-06 | 1974-04-09 | Gte Automatic Electric Lab Inc | System clock for electronic communication systems |
| US3965432A (en) * | 1975-04-14 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | High reliability pulse source |
| US4025874A (en) * | 1976-04-30 | 1977-05-24 | Rockwell International Corporation | Master/slave clock arrangement for providing reliable clock signal |
| US4156200A (en) * | 1978-03-20 | 1979-05-22 | Bell Telephone Laboratories, Incorporated | High reliability active-standby clock arrangement |
| US4185245A (en) * | 1978-05-15 | 1980-01-22 | International Telephone And Telegraph Corporation | Fault-tolerant clock signal distribution arrangement |
| US4305041A (en) * | 1979-10-26 | 1981-12-08 | Rockwell International Corporation | Time compensated clock oscillator |
| FI63635C (fi) * | 1981-06-22 | 1983-07-11 | Instrumentarium Oy | Filtrationsarrangemang foer eliminering av naetstoerningar |
| US4691126A (en) * | 1985-08-29 | 1987-09-01 | Sperry Corporation | Redundant synchronous clock system |
| US4882738A (en) * | 1987-06-25 | 1989-11-21 | Nec Corporation | Clock control system |
| JPH01233916A (ja) * | 1988-03-15 | 1989-09-19 | Mitsuba Electric Mfg Co Ltd | クロック信号出力装置 |
-
1990
- 1990-08-01 AT AT90114780T patent/ATE134803T1/de not_active IP Right Cessation
- 1990-08-01 DE DE59010159T patent/DE59010159D1/de not_active Expired - Fee Related
- 1990-08-01 EP EP90114780A patent/EP0415111B1/de not_active Expired - Lifetime
- 1990-08-01 DK DK90114780.1T patent/DK0415111T3/da active
- 1990-08-01 ES ES90114780T patent/ES2083404T3/es not_active Expired - Lifetime
- 1990-08-14 RU SU904830698A patent/RU2065661C1/ru active
- 1990-08-15 US US07/567,973 patent/US5057703A/en not_active Expired - Lifetime
- 1990-08-24 CA CA002024000A patent/CA2024000C/en not_active Expired - Fee Related
- 1990-08-27 AU AU61358/90A patent/AU624020B2/en not_active Ceased
- 1990-08-28 JP JP2224552A patent/JPH0391820A/ja active Pending
-
1996
- 1996-02-29 GR GR960400496T patent/GR3019163T3/el unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114965A (ja) * | 1974-02-18 | 1975-09-09 | ||
| JPS6292062A (ja) * | 1985-10-10 | 1987-04-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | データ処理装置 |
| JPS6314555A (ja) * | 1986-07-07 | 1988-01-21 | Nec Corp | デジタルインタフエ−ス装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU624020B2 (en) | 1992-05-28 |
| RU2065661C1 (ru) | 1996-08-20 |
| AU6135890A (en) | 1991-02-28 |
| ES2083404T3 (es) | 1996-04-16 |
| DK0415111T3 (da) | 1996-07-08 |
| DE59010159D1 (de) | 1996-04-04 |
| CA2024000C (en) | 1993-12-07 |
| EP0415111A3 (en) | 1992-03-04 |
| EP0415111B1 (de) | 1996-02-28 |
| US5057703A (en) | 1991-10-15 |
| EP0415111A2 (de) | 1991-03-06 |
| GR3019163T3 (en) | 1996-05-31 |
| CA2024000A1 (en) | 1991-03-01 |
| ATE134803T1 (de) | 1996-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184350A (en) | Telephone communication system having an enhanced timing circuit | |
| US4912432A (en) | Plural feedback loop digital frequency synthesizer | |
| JPH022722A (ja) | クロツクホールドオーバー回路 | |
| US5349309A (en) | Second order phase locked loop | |
| AU680544B2 (en) | Digital clock generator | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JPS6244447B2 (ja) | ||
| US4538110A (en) | High-stability clock signal regenerator with a stable fixed frequency backup clock generator | |
| JPH0391820A (ja) | デジタル装置のための現用‐予備‐クロック信号供給装置 | |
| US5450028A (en) | Discrete-time signal processing system | |
| JPH033419A (ja) | 位相同期回路 | |
| JPH1117669A (ja) | 位相同期回路 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| JP3017814B2 (ja) | 速度変換装置 | |
| JPH0744450B2 (ja) | 位相同期回路 | |
| SU1095341A2 (ru) | Одноканальное устройство дл управлени @ -фазным преобразователем | |
| KR950012957B1 (ko) | 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPS6229217A (ja) | クロツク分配回路 | |
| JP2888256B2 (ja) | クロック発生回路 | |
| KR0173055B1 (ko) | 국부 타이밍 발생 장치 | |
| JP2519887Y2 (ja) | 位相同期発振回路 |