JP2888256B2 - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JP2888256B2 JP2888256B2 JP2260424A JP26042490A JP2888256B2 JP 2888256 B2 JP2888256 B2 JP 2888256B2 JP 2260424 A JP2260424 A JP 2260424A JP 26042490 A JP26042490 A JP 26042490A JP 2888256 B2 JP2888256 B2 JP 2888256B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reference clock
- output
- count
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 与えられた同期タイミングに同期するクロックを発生
し、同期タイミング故障時に直前に記憶した周波数を維
持するクロック発生回路に関し、 小型で低コストの構成により高精度のホールド・オー
バー機能を実現することを目的とし、 与えられた同期タイミングに同期するクロックを発生
するクロック発生回路において、比較手段と、参照値切
り替え手段と、参照クロック計数手段と、低域フィルタ
手段と、計数記憶手段と、基準クロック発生手段と、電
圧制御発振手段と、出力クロック計数手段とを有し、前
記基準クロック発生手段は基準クロックを発生し、前記
参照クロック計数手段は、前記同期タイミングを与える
ために外部から供給される参照クロックを、前記基準ク
ロックを基準とする時間、計数し、前記出力クロック計
数手段は、前記電圧制御発振手段が発生するクロック
を、前記基準クロックを基準とする時間、計数し、前記
参照値切り替え手段は、前記参照クロックの正常時に
は、前記参照クロック計数手段の計数を参照値として前
記比較手段に供給し、前記参照クロックの異常時には、
前記計数記憶手段が記憶する計数を参照値として該比較
手段に供給し、前記比較手段は、前記参照値切り替え手
段の出力を前記出力クロック計数手段の計数と比較し、
該出力クロック計数手段の計数の誤差を求め、前記低域
フィルタ手段は、前記比較手段の出力を積分して低周波
数成分を求め、前記電圧制御発振手段は、前記低域フィ
ルタ手段の出力を制御入力として、該制御入力に応じた
周波数のクロックを発生し、前記計数記憶手段は、前記
参照クロックの正常時には前記出力クロック計数手段の
計数を記憶し、前記参照クロックの異常時には自らが記
憶する計数を前記参照値として前記参照値切り替え手段
に供給するように構成する。
し、同期タイミング故障時に直前に記憶した周波数を維
持するクロック発生回路に関し、 小型で低コストの構成により高精度のホールド・オー
バー機能を実現することを目的とし、 与えられた同期タイミングに同期するクロックを発生
するクロック発生回路において、比較手段と、参照値切
り替え手段と、参照クロック計数手段と、低域フィルタ
手段と、計数記憶手段と、基準クロック発生手段と、電
圧制御発振手段と、出力クロック計数手段とを有し、前
記基準クロック発生手段は基準クロックを発生し、前記
参照クロック計数手段は、前記同期タイミングを与える
ために外部から供給される参照クロックを、前記基準ク
ロックを基準とする時間、計数し、前記出力クロック計
数手段は、前記電圧制御発振手段が発生するクロック
を、前記基準クロックを基準とする時間、計数し、前記
参照値切り替え手段は、前記参照クロックの正常時に
は、前記参照クロック計数手段の計数を参照値として前
記比較手段に供給し、前記参照クロックの異常時には、
前記計数記憶手段が記憶する計数を参照値として該比較
手段に供給し、前記比較手段は、前記参照値切り替え手
段の出力を前記出力クロック計数手段の計数と比較し、
該出力クロック計数手段の計数の誤差を求め、前記低域
フィルタ手段は、前記比較手段の出力を積分して低周波
数成分を求め、前記電圧制御発振手段は、前記低域フィ
ルタ手段の出力を制御入力として、該制御入力に応じた
周波数のクロックを発生し、前記計数記憶手段は、前記
参照クロックの正常時には前記出力クロック計数手段の
計数を記憶し、前記参照クロックの異常時には自らが記
憶する計数を前記参照値として前記参照値切り替え手段
に供給するように構成する。
本発明は、与えられた同期タイミングに同期するクロ
ックを発生し、同期タイミング故障時に直前に記憶した
周波数を維持するクロック発生回路に関する。
ックを発生し、同期タイミング故障時に直前に記憶した
周波数を維持するクロック発生回路に関する。
同期通信ネットワークに接続して、該ネットワークか
ら抽出したクロックに同期して動作する装置が備える、
クロック発生回路においては、同期タイミング故障時に
おいても高品質のクロック発生を維持することが要求さ
れている。そのため、同期タイミング故障時に直前に記
憶した周波数を維持するホールド・オーバー機能を備え
るものがある。
ら抽出したクロックに同期して動作する装置が備える、
クロック発生回路においては、同期タイミング故障時に
おいても高品質のクロック発生を維持することが要求さ
れている。そのため、同期タイミング故障時に直前に記
憶した周波数を維持するホールド・オーバー機能を備え
るものがある。
同期タイミングに同期するクロックを発生するクロッ
ク発生回路は、電圧制御水晶発振器（VCXO）を備え、同
期タイミング正常時には、同期タイミングを与える参照
クロックと、電圧制御水晶発振器（VCXO）が発生クロッ
クとをそれぞれ所定の時間計数して計数値同士を比較す
ることにより、電圧制御水晶発振器（VCXO）の発生する
クロックの周波数を補正して、電圧制御水晶発振器（VC
XO）が同期タイミングに同期するクロックを発生するク
ロックを発生するようにしている。そして、ホールド・
オーバー機能を実現するためには、同期タイミング正常
時に上記の計数値を記憶しておき、同期タイミング故障
時には、記憶した周波数を読み出して同期タイミングが
与える計数値の代わりに参照値として用いることによ
り、電圧制御水晶発振器（VCXO）に対して同期タイミン
グ正常時と同一の制御を加えるようにしている。
ク発生回路は、電圧制御水晶発振器（VCXO）を備え、同
期タイミング正常時には、同期タイミングを与える参照
クロックと、電圧制御水晶発振器（VCXO）が発生クロッ
クとをそれぞれ所定の時間計数して計数値同士を比較す
ることにより、電圧制御水晶発振器（VCXO）の発生する
クロックの周波数を補正して、電圧制御水晶発振器（VC
XO）が同期タイミングに同期するクロックを発生するク
ロックを発生するようにしている。そして、ホールド・
オーバー機能を実現するためには、同期タイミング正常
時に上記の計数値を記憶しておき、同期タイミング故障
時には、記憶した周波数を読み出して同期タイミングが
与える計数値の代わりに参照値として用いることによ
り、電圧制御水晶発振器（VCXO）に対して同期タイミン
グ正常時と同一の制御を加えるようにしている。
しかしながら、電圧制御水晶発振器（VCXO）の制御を
一定にしても、電圧制御水晶発振器（VCXO）自身のドリ
フトが大きいと、ホールド・オーバー機能は実現できな
い。したがって、ホールド・オーバー機能を実現するた
めには、電圧制御水晶発振器（VCXO）自身を高精度にす
る必要があり、そのためには、温度変動および電源電圧
変動等を補償するために、電圧制御水晶発振器（VCXO）
の回路規模およびコストが増大するという問題がある。
一定にしても、電圧制御水晶発振器（VCXO）自身のドリ
フトが大きいと、ホールド・オーバー機能は実現できな
い。したがって、ホールド・オーバー機能を実現するた
めには、電圧制御水晶発振器（VCXO）自身を高精度にす
る必要があり、そのためには、温度変動および電源電圧
変動等を補償するために、電圧制御水晶発振器（VCXO）
の回路規模およびコストが増大するという問題がある。
本発明は、上記の問題点に鑑み、なされたもので、高
精度のホールド・オーバー機能を実現する小型で低コス
トのクロック発生回路を提供することを目的とするもの
である。
精度のホールド・オーバー機能を実現する小型で低コス
トのクロック発生回路を提供することを目的とするもの
である。
第１図は本発明の基本構成図である。第１図におい
て、１は比較手段、２は参照値切り替え手段、３は参照
クロック計数手段、４は低域フィルタ手段、５は計数記
憶手段、６は基準クロック発生手段、７は電圧制御発振
手段、そして、８は出力クロック計数手段である。
て、１は比較手段、２は参照値切り替え手段、３は参照
クロック計数手段、４は低域フィルタ手段、５は計数記
憶手段、６は基準クロック発生手段、７は電圧制御発振
手段、そして、８は出力クロック計数手段である。
基準クロック発生手段６は基準クロックを発生する。
参照クロック計数手段３は、同期タイミングを与える
ために外部から供給される参照クロックを、前記基準ク
ロックを基準とする時間、計数する。
ために外部から供給される参照クロックを、前記基準ク
ロックを基準とする時間、計数する。
出力クロック計数手段８は、電圧制御発振手段７が発
生するクロックを、前記基準クロックを基準とする時
間、計数する。
生するクロックを、前記基準クロックを基準とする時
間、計数する。
参照値切り替え手段２は、前記参照クロックの正常時
には、前記参照クロック計数手段３の計数を参照値とし
て比較手段１に供給し、前記参照クロックの異常時に
は、前記計数記憶手段５が記憶する計数を参照値として
比較手段１に供給する。
には、前記参照クロック計数手段３の計数を参照値とし
て比較手段１に供給し、前記参照クロックの異常時に
は、前記計数記憶手段５が記憶する計数を参照値として
比較手段１に供給する。
する。
比較手段１は、前記参照値切り替え手段２の出力を前
記出力クロック計数手段８の計数と比較し、該出力クロ
ック計数手段８の計数の誤差を求める。
記出力クロック計数手段８の計数と比較し、該出力クロ
ック計数手段８の計数の誤差を求める。
低域フィルタ手段４は、前記比較手段１の出力を積分
して低周波数成分を求める。
して低周波数成分を求める。
電圧制御発振手段７は、前記低域フィルタ手段４の出
力を制御入力として、該制御入力に応じた周波数のクロ
ックを発生する。
力を制御入力として、該制御入力に応じた周波数のクロ
ックを発生する。
計数記憶手段５は、前記参照クロックの正常時には前
記出力クロック計数手段８の計数を記憶し、前記参照ク
ロックの異常時には自らが記憶する計数を前記参照値と
して前記参照値切り替え手段２に供給する。
記出力クロック計数手段８の計数を記憶し、前記参照ク
ロックの異常時には自らが記憶する計数を前記参照値と
して前記参照値切り替え手段２に供給する。
同期タイミングを与える参照クロックに異常が生じた
ときには、参照値切り替え手段２が計数記憶手段５が記
憶する正常時の出力クロック計数手段８の計数を電圧制
御発振手段７の出力クロックの周波数を補正するための
参照値として用いるように切り替えるが、この参照値を
計数記憶手段５から読み出すタイミング、および、出力
クロック計数手段８が計数する時間は、電圧制御発振手
段７とは独立に設けた基準クロック発生手段６が発生す
る基準クロックに基づいて与えられる。したがって、基
準クロック発生手段６の精度を高くすることにより、電
圧制御発振手段７の精度を高くしなくても、同期タイミ
ングを与える参照クロックに異常が生じたときにおいて
も、電圧制御発振手段７の出力クロックの周波数は、高
い精度で補正され得るので、高い精度のホールド・オー
バー機能が実現できる。
ときには、参照値切り替え手段２が計数記憶手段５が記
憶する正常時の出力クロック計数手段８の計数を電圧制
御発振手段７の出力クロックの周波数を補正するための
参照値として用いるように切り替えるが、この参照値を
計数記憶手段５から読み出すタイミング、および、出力
クロック計数手段８が計数する時間は、電圧制御発振手
段７とは独立に設けた基準クロック発生手段６が発生す
る基準クロックに基づいて与えられる。したがって、基
準クロック発生手段６の精度を高くすることにより、電
圧制御発振手段７の精度を高くしなくても、同期タイミ
ングを与える参照クロックに異常が生じたときにおいて
も、電圧制御発振手段７の出力クロックの周波数は、高
い精度で補正され得るので、高い精度のホールド・オー
バー機能が実現できる。
一般に、高い精度の発振器は、同じ程度高い精度の電
圧制御発振器よりも、小型で低コストで実現可能である
ので、本発明の構成により、小型で低コストで高い精度
のホールド・オーバー機能が実現できるクロック発生回
路が実現できる。
圧制御発振器よりも、小型で低コストで実現可能である
ので、本発明の構成により、小型で低コストで高い精度
のホールド・オーバー機能が実現できるクロック発生回
路が実現できる。
第２図は、本発明の実施例の構成を示すものである。
第２図において、11は参照クロック断検出回路、12は参
照クロック計数回路、13は比較回路、14は積分回路、15
は電圧制御水晶発振器（VCXO）、16は1/N分周回路、17
は出力クロック計数回路、18および20は1/M分周回路、1
9はメモリ、21は基準クロック発振器、そして、22は切
り替えスイッチである。
第２図において、11は参照クロック断検出回路、12は参
照クロック計数回路、13は比較回路、14は積分回路、15
は電圧制御水晶発振器（VCXO）、16は1/N分周回路、17
は出力クロック計数回路、18および20は1/M分周回路、1
9はメモリ、21は基準クロック発振器、そして、22は切
り替えスイッチである。
参照クロック断検出回路11は、同期タイミングを与え
るために外部から供給される参照クロックの異常を検出
する。参照クロック断検出回路11は異常を検出し、1/M
分周回路18からのメモリ書き込み制御信号の出力を停止
させ、参照値切り替えスイッチ22を接点22−２側に切り
替えるように制御するインヒビット信号を出力する。
るために外部から供給される参照クロックの異常を検出
する。参照クロック断検出回路11は異常を検出し、1/M
分周回路18からのメモリ書き込み制御信号の出力を停止
させ、参照値切り替えスイッチ22を接点22−２側に切り
替えるように制御するインヒビット信号を出力する。
基準クロック発振器21は基準クロックを発生する。
1/M分周回路18および20は、基準クロック発振器21が
発振する基準クロックを1/M分周する。1/M分周回路18の
分周出力は、出力クロック計数回路17および参照クロッ
ク計数回路12の計数をリセットするタイミングを与え、
1/M分周回路20の分周出力は、出力クロック計数回路17
の計数出力をメモリ19に書き込むタイミング（書き込み
制御信号）を与える。
発振する基準クロックを1/M分周する。1/M分周回路18の
分周出力は、出力クロック計数回路17および参照クロッ
ク計数回路12の計数をリセットするタイミングを与え、
1/M分周回路20の分周出力は、出力クロック計数回路17
の計数出力をメモリ19に書き込むタイミング（書き込み
制御信号）を与える。
参照クロック計数回路12は、同期タイミングを与える
ために外部から供給される参照クロック（または、該参
照クロックを適当な分周比で分周したクロック）を、前
記1/M分周回路18の分周出力が与える、計数をリセット
するタイミングの１周期間、計数する。
ために外部から供給される参照クロック（または、該参
照クロックを適当な分周比で分周したクロック）を、前
記1/M分周回路18の分周出力が与える、計数をリセット
するタイミングの１周期間、計数する。
1/N分周回路16は、電圧制御発振回路15が発生するク
ロックを1/N分周する。出力クロック計数回路17は、1/N
分周回路16の分周出力を、前記1/M分周回路18の分周出
力が与える、計数をリセットするタイミングの１周期
間、計数する。
ロックを1/N分周する。出力クロック計数回路17は、1/N
分周回路16の分周出力を、前記1/M分周回路18の分周出
力が与える、計数をリセットするタイミングの１周期
間、計数する。
参照値切り替えスイッチ22は、前記参照クロック断検
出回路11の出力の制御の下に、前記参照クロックの正常
時には、前記参照クロック計数回路12の計数を参照値と
して比較回路13に供給するように接点22−１側に切り替
わり、前記参照クロックの異常時には、前記メモリ19が
記憶する計数を参照値として比較回路13に供給するよう
に接点22−２側に切り替わる。
出回路11の出力の制御の下に、前記参照クロックの正常
時には、前記参照クロック計数回路12の計数を参照値と
して比較回路13に供給するように接点22−１側に切り替
わり、前記参照クロックの異常時には、前記メモリ19が
記憶する計数を参照値として比較回路13に供給するよう
に接点22−２側に切り替わる。
比較回路13は、前記参照値切り替えスイッチ22の出力
を前記出力クロック計数回路17の計数と比較し、該出力
クロック計数回路17の計数の誤差を求める。
を前記出力クロック計数回路17の計数と比較し、該出力
クロック計数回路17の計数の誤差を求める。
積分回路14は、前記比較手段１の出力を積分して低周
波数成分を求める。
波数成分を求める。
電圧制御水晶発振回路15は、前記積分回路14の出力の
制御入力として、該制御入力に応じた周波数のクロック
を発生する。
制御入力として、該制御入力に応じた周波数のクロック
を発生する。
メモリ19は、前記参照クロックの正常時には前記1/M
分周回路20の分周出力のタイミングで前記出力クロック
計数回路17の計数を記憶し、前記参照クロックの異常時
には自らが記憶する計数を前記参照値として前記参照値
切り替えスイッチ22に供給する。
分周回路20の分周出力のタイミングで前記出力クロック
計数回路17の計数を記憶し、前記参照クロックの異常時
には自らが記憶する計数を前記参照値として前記参照値
切り替えスイッチ22に供給する。
上記の構成により、同期タイミングを与える参照クロ
ックが正常であるときは、1/M分周回路18の分周出力に
よってリセットされる周期毎に、出力クロック計数回路
17は、1/N分周回路16によって1/N分周された電圧制御水
晶発振回路15の出力クロックを計数し、参照クロック計
数回路12は、同期タイミングを与える参照クロックを計
数する。出力クロック計数回路17の計数出力は、上記の
1/M分周回路18の分周出力のタイミング毎にメモリ19に
書き込まれると共に、比較回路13に供給される。また、
上記の参照クロック計数回路12の出力は、参照値切り替
えスイッチ22の接点22−１を介して比較回路22へ参照値
として供給される。こうして、電圧制御水晶発振回路15
の出力クロックの周波数は、参照クロックに同期するよ
うに制御される。
ックが正常であるときは、1/M分周回路18の分周出力に
よってリセットされる周期毎に、出力クロック計数回路
17は、1/N分周回路16によって1/N分周された電圧制御水
晶発振回路15の出力クロックを計数し、参照クロック計
数回路12は、同期タイミングを与える参照クロックを計
数する。出力クロック計数回路17の計数出力は、上記の
1/M分周回路18の分周出力のタイミング毎にメモリ19に
書き込まれると共に、比較回路13に供給される。また、
上記の参照クロック計数回路12の出力は、参照値切り替
えスイッチ22の接点22−１を介して比較回路22へ参照値
として供給される。こうして、電圧制御水晶発振回路15
の出力クロックの周波数は、参照クロックに同期するよ
うに制御される。
同期タイミングを与えるために外部から供給される参
照クロックが異常となると、参照クロック断検出回路11
は異常を検出し、1/M分周回路18からのメモリ書き込み
制御信号の出力を停止させ、参照値切り替えスイッチ22
を接点22−２側に切り替えるように制御するインヒビッ
ト信号を出力するので、比較回路13へは、メモリ19に記
憶された、正常時の出力クロック計数回路17の計数が参
照値として供給され、電圧制御水晶発振回路15の出力ク
ロックの周波数は、正常時の出力クロック計数回路17の
計数に基づいて制御される。ここで、基準クロック発振
器21が発生する基準クロックが高精度（appm）のもので
あれば、上記の正常時の出力クロック計数回路17の計数
は高精度の参照値を与えるので、電圧制御水晶発振回路
15自体は比較的低精度（bppm,b＞ａ）のものであって
も、電圧制御水晶発振回路15の出力クロックの周波数の
制御は、同期タイミングを与えるために外部から供給さ
れる参照クロックが異常となっても、高精度（appm）で
行われる。
照クロックが異常となると、参照クロック断検出回路11
は異常を検出し、1/M分周回路18からのメモリ書き込み
制御信号の出力を停止させ、参照値切り替えスイッチ22
を接点22−２側に切り替えるように制御するインヒビッ
ト信号を出力するので、比較回路13へは、メモリ19に記
憶された、正常時の出力クロック計数回路17の計数が参
照値として供給され、電圧制御水晶発振回路15の出力ク
ロックの周波数は、正常時の出力クロック計数回路17の
計数に基づいて制御される。ここで、基準クロック発振
器21が発生する基準クロックが高精度（appm）のもので
あれば、上記の正常時の出力クロック計数回路17の計数
は高精度の参照値を与えるので、電圧制御水晶発振回路
15自体は比較的低精度（bppm,b＞ａ）のものであって
も、電圧制御水晶発振回路15の出力クロックの周波数の
制御は、同期タイミングを与えるために外部から供給さ
れる参照クロックが異常となっても、高精度（appm）で
行われる。
本発明によれば、高精度のホールド・オーバー機能を
実現する小型で低コストのクロック発生回路が実現でき
る。
実現する小型で低コストのクロック発生回路が実現でき
る。
第１図は本発明の基本構成図、そして、 第２図は本発明の実施例の構成図である。 〔符号の説明〕 １……比較手段、２……参照値切り替え手段、３……参
照クロック計数手段、４……低域フィルタ手段、５……
計数記憶手段、６……基準クロック発生手段、７……電
圧制御発振手段、８……出力クロック計数手段、11……
参照クロック断検出回路、12……参照クロック計数回
路、13……比較回路、14……積分回路、15……電圧制御
水晶発振器（VCXO）、16……1/N分周回路、17……出力
クロック計数回路、18,20……1/M分周回路、19……メモ
リ、21……基準クロック発振器、22……切り替えスイッ
チ。
照クロック計数手段、４……低域フィルタ手段、５……
計数記憶手段、６……基準クロック発生手段、７……電
圧制御発振手段、８……出力クロック計数手段、11……
参照クロック断検出回路、12……参照クロック計数回
路、13……比較回路、14……積分回路、15……電圧制御
水晶発振器（VCXO）、16……1/N分周回路、17……出力
クロック計数回路、18,20……1/M分周回路、19……メモ
リ、21……基準クロック発振器、22……切り替えスイッ
チ。
Claims (2)
- 【請求項１】与えられた同期タイミングに同期するクロ
ックを発生するクロック発生回路において、 比較手段（１）と、参照値切り替え手段（２）と、参照
クロック計数手段（３）と、低域フィルタ手段（４）
と、計数記憶手段（５）と、基準クロック発生手段
（６）と、電圧制御発振手段（７）と、出力クロック計
数手段（８）とを有し、 前記基準クロック発生手段（６）は基準クロックを発生
し、 前記参照クロック計数手段（３）は、前記同期タイミン
グを与えるために外部から供給される参照クロックを、
前記基準クロックを基準とする時間、計数し、 前記出力クロック計数手段（８）は、前記電圧制御発振
手段（７）が発生するクロックを、前記基準クロックを
基準とする時間、計数し、 前記参照値切り替え手段（２）は、前記参照クロックの
正常時には、前記参照クロック計数手段（３）の計数を
参照値として前記比較手段（１）に供給し、前記参照ク
ロックの異常時には、前記計数記憶手段（５）が記憶す
る計数を参照値として該比較手段（１）に供給し、 前記比較手段（１）は、前記参照値切り替え手段（２）
の出力を前記出力クロック計数手段（８）の計数と比較
し、該出力クロック計数手段（８）の計数の誤差を求
め、 前記低域フィルタ手段（４）は、前記比較手段（１）の
出力を積分して低周波数成分を求め、 前記電圧制御発振手段（７）は、前記低域フィルタ手段
（４）の出力を制御入力として、該制御入力に応じた周
波数のクロックを発生し、 前記計数記憶手段（５）は、前記参照クロックの正常時
には前記出力クロック計数手段（８）の計数を記憶し、
前記参照クロックの異常時には自らが記憶する計数を前
記参照値として前記参照値切り替え手段（２）に供給す
ることを特徴とするクロック発生回路。 - 【請求項２】前記参照クロックの異常を監視し、参照ク
ロックの状態に応じて、前記参照値切り替え手段（２）
および前記計数記憶手段（５）を制御する参照クロック
監視手段（11）を有する請求項１記載のクロック発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260424A JP2888256B2 (ja) | 1990-10-01 | 1990-10-01 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260424A JP2888256B2 (ja) | 1990-10-01 | 1990-10-01 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139930A JPH04139930A (ja) | 1992-05-13 |
| JP2888256B2 true JP2888256B2 (ja) | 1999-05-10 |
Family
ID=17347745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260424A Expired - Lifetime JP2888256B2 (ja) | 1990-10-01 | 1990-10-01 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888256B2 (ja) |
-
1990
- 1990-10-01 JP JP2260424A patent/JP2888256B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139930A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1022857B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| ES2200870T3 (es) | Sistema de produccion de relojes servomandados y procedimiento destinado para redes de telecomunicaciones sincronas. | |
| US7839222B2 (en) | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis | |
| JPH06102964A (ja) | 情報処理システム | |
| JPH07235873A (ja) | クロック発生用回路装置 | |
| US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
| JP2888256B2 (ja) | クロック発生回路 | |
| KR0123395B1 (ko) | 코드분할다중접속 이동통신 시스템에서의 티에프유 | |
| JPH1117669A (ja) | 位相同期回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH04267652A (ja) | クロック位相同期システム | |
| JP3159981B2 (ja) | ホールドオーバー回路 | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| JPH0774622A (ja) | パルス供給装置 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPH0468726A (ja) | 位相同期システム | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| KR20010027386A (ko) | 이중화 시간 주파수 카드의 출력 위상 일치 장치 | |
| JPS6229217A (ja) | クロツク分配回路 | |
| JPH06141027A (ja) | 同期信号供給装置 | |
| JPH0361371B2 (ja) | ||
| JP2000349624A (ja) | クロック発生装置 | |
| JPH0479574A (ja) | 位相同期クロック生成回路 | |
| JPH02206917A (ja) | ランダム周波数信号発生回路 | |
| JPH0391820A (ja) | デジタル装置のための現用‐予備‐クロック信号供給装置 |