JPH04139930A - クロック発生回路 - Google Patents

クロック発生回路

Info

Publication number
JPH04139930A
JPH04139930A JP2260424A JP26042490A JPH04139930A JP H04139930 A JPH04139930 A JP H04139930A JP 2260424 A JP2260424 A JP 2260424A JP 26042490 A JP26042490 A JP 26042490A JP H04139930 A JPH04139930 A JP H04139930A
Authority
JP
Japan
Prior art keywords
clock
count
reference clock
output
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2260424A
Other languages
English (en)
Other versions
JP2888256B2 (ja
Inventor
Katsuichi Ohara
大原 克一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2260424A priority Critical patent/JP2888256B2/ja
Publication of JPH04139930A publication Critical patent/JPH04139930A/ja
Application granted granted Critical
Publication of JP2888256B2 publication Critical patent/JP2888256B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔)既習〕 与えられた同!す1タイミングに同1す1ずイ)りl−
ノックを発生し、同1υ1タイミング故障時に直前に記
1意した周波数を維持するクロック発生回路に関し、小
型で低コストの構成により高精度のホールド;オーバー
機能を実現することを目的とし、与、えられた同期タイ
ミングに同1朋するクロックを発生ずるクロック発生回
路において、比較手段と、参照値切り替え手段と、参照
り1!ラック数手段と、低域フィルタ手段と、計数記t
、Q手段と、基準クロック発生手段と、電圧制御発振手
段と、出力クロック計数手段とを有し、i箱記Jh f
4qクロック発η:、′:4′段は基準り11ツクを発
生し、前記参照クロツク計数手段は、前記同期タイミン
クを与えるために外部から供給される参照クロックを、
前記基準クロックを基準とする時間、計数し、前記出力
クロック計数手段は、前記電圧制御発振手段が発生ずる
クロックを、前記基準クロックを基41−と覆る時間、
旧赦し、前記参照値切り替え手段は、11′lI記参照
クロンクの正常時には、前記参照り「1ツク計数手段の
計数を参照値として前記比較手段に供給し、前記参照り
LJ 、7りの異常■、へには、前記51故記憶手段が
記憶する旧数を参照値として該比較f段に供給し、前記
比較J−段は、前記参照値切り替え手段の出力を前記出
力クロンク旧数手段の計数と比較し、該出力クロツク計
数手段の計数の誤差を求め、前記低域フィルタ手段は、
前記比較f段の出力を積分して低周波数成分を求め、前
記電圧制御発振手段は、前記低域フィルタ手段の出力を
制御入力として、該制御入力に応じた周波数のクロック
を発生し、前記計数記憶手段は、前記参照クロックの正
常時にば前記出力りIコック旧数り段の計数を記憶し、
前記参照り[コックの巽常時に(9↓自らが記憶する計
数を前記参照値として前記参照値切り替え手段に供給す
るように構成する。
〔産業上の利用分野〕
本発明は、与えられた同朋夕・イミングに同期するクロ
ックを発生し、同期タイミンク故障時に面前に記憶した
周波数を維持するり1つツク発生回路に関する。
同朋通(1;ネノトノークに接続して、該ネンI・ワー
クから抽出したクロックに同期して動作ずろ装置が01
11えろ、り11ツク発生回路においてむl、同期タイ
ミング故障時においても高品質のクロック発生を維持す
ることが要求されている。そのため、同期タイミング故
障時に直前に記憶し7た周波数を維持するホールト・オ
ーバー機能を備えるものがある。
〔従来の技術および発明が解決しようとする課題〕同期
タイミングに同期するクロックを発生ずるクロック発生
回路は、電圧制御水晶発振器(■C/  r、  ) XO)を備え、同期タイミング正常時には、同期タイミ
ングを与える参照クロックと、電圧制御水晶発振器(V
CXO)が発生クロックとをそれぞれ所定の時間計数し
て計数値同士を比較するごとにより、電圧制御水晶発振
器(VCXO)の発生するり【コックの周波数を補正し
て、電圧制御水晶発振器(VC,XO)が同期タイミン
グに同jjJlするクロックを発生ずるクロックを発生
ずるようにしている。そして、ホールト・オーバー機能
を実現するためには、同期タイミング正常時に」1記の
旧数値を記憶しておき、同期タイミング故障時にcat
、記憶した周波数を読み出して同期タイミングかり。
える計数値の代わりに参照値として用いることにより、
電圧制御水晶発振器(V CX O)に列して同期タイ
ミング正常時と同一の制御を加えるよ・うにしている。
しかしながら、電圧制御水晶発振器(VCXO)の制御
を一定にしても、電圧制御水晶発振器(VCXO)自身
のドリフトが大きいと、ボールド・オーバー機能は実現
できない。したがっζ、ホールト・オーバー機能を実現
するため乙こは、電圧制御水晶発振器(VCXO)自身
を高精度にする必要かあり、そのためには、温度変動お
よび電源電圧変動等を補償するために、電圧制御水晶発
振器(VCXO)の回路規模およびコストが増大すると
いう問題があった。
本発明は、−1−記の問題点に鑑の、なされたもので、
高精度のボールド・オーバー機能を実現する小型で低コ
ストのりD 、7り発生回路を提供することを目的とす
るものである。
(課題を解決するだめの手段〕 第1図は本発明の基本構成図である。第1図において、
1は比較手段、2は参照値切り替え手段、3は参照クロ
ック計数手段、4ば低域フィルタ手段、5は計数記憶手
段、6は基準りlコンク発生手段、7は電圧制御発振手
段、そして、8は出力り1コンク計数手段である。
基準クロック発生手段6は基準りI′、コンクを発生ず
る。
参照クロック計数手段3は、同期タイミングを与えろた
めに外部から供給される参照クロックを、前記基準クロ
ックを基準とする時間、計数する。
出力クロツク計数手段8は、電圧制御発振手段7が発生
ずるクロ・ツクを、前記基準クロックを基準とする時間
、計数する。
参照値切り替え手段2は、前記参照りD 7りの正常時
には、前記参照クロック計数手段3の計数を参照値とし
て比較手段1に供給し、前記参照クロックの異常時には
、前記計数記憶手段5が記1介する計数を参照値として
比較手段1に供給する。
する。
比較手段1は、前記参照値切り替え手段2の出力を前記
出力クロック旧敵手段8の計数と比較し、該出力クロツ
ク計数手段8の層数の誤差を求める。
低域フィルタ手段4は、nN記比較手段1の出力を積分
して低周波数成分を求めろ。
電圧制御発振手段7は、前記低域フィルタ手段4の出力
を制御人力として、該制御人力に応じた周波数のクロッ
クを発生する。
計数記1.O5手段5は、前記参照クロックの11−1
常時には前記出力クロツク計数手段8の51数を記憶し
、前記参照り1−コンクの異常時には自らが記憶する計
数を前記参照値として前記参照値切り替え手段2に供給
する。
〔作用〕
同1υ1タイミンクを与えろ参照り「1ツクに異常か生
したときには、参照値切り替え手段2が計数記憶手段5
が記1,0する正常時の出力クロノク副数手段8の計数
を電圧制御発振手段7の出力クロックの周波数を補償す
るだめの参照値として用いるように切り替えるが、この
参照値を計数記憶手段5から読み出すタイミング、およ
び、出力りへ」ツク計数手段8が計数する時間は、電圧
制御発振手段7とは独立に設けた基イトクロック発生手
段6か発生ずる基準クロックに基づいて与えられる。し
たがって、基準クロック発生手段6の精度を高くするこ
とにより、電圧制御発振手段7の精度を高くしなくても
、同期タイミングを与える参照クロックに異常がヰした
ときにおいても、電圧制御発振手段7の出力クロックの
周波数は、高い精度で抽圧され得るので、高い精度のボ
ールド・オーバ機能が実現できる。
一般に、高い精度の発振器は、同じ程度高い粘度の電圧
制御発振器よりも、小型で低−1ストで実現可能である
ので、本発明の構成に、1、す、小型−(低コストで高
い精度のボールド・オーバー機能か実現できるクロック
発生回路が実現できろ。
〔実施例〕
第2図は、本発明の実施例の構成を示すものである。第
2図において、11は参照りにJソック検出回路、12
ば参照りI]フッタ数回路、1(3は比較回路、14は
積分回路、15は電圧制御水晶発振器(VCXO)、1
6は1./N分周回路、I7は出力クロック計数回路、
■8および20は1/M分周回路、19はメモリ、21
は基準り1.ilツク発振器、そして、22は切り替え
スイッチである。
参照クロック断検出回路11は、同期タイミングを与え
るために外部から供給される参照クロックの異常を検出
する。参照クロック断検出回路11は異常を検出し、I
/M分周回路1日からのメモリ書き込み制御信号の出力
を停止させ、参照値切り替えスイッチ22を接点22−
 2側に切り替えるように制御するインヒビソト信号を
出力する。
基準クロック発振器21は基準クロックを発生する。
1/M分周回路18および20は、基準クロック発振器
21が発振する基準クロックを1/M分周する。1/M
分周回路18の分周出力は、出力クロック計数回路17
および参照りtlツク計数回路12の計数をリセットす
るタイミングを与え、17M分周回路20の分周出力は
、出力クロック計数回路17の計数出力をメモリ19に
書き込むタイミング(書き込み制御信号)を与える。
参照クロック計数回路12は、同期タイミングを与える
ために外部から供給される参照クロック(または、該参
照クロックを適当な分周比で分周(]1) したクロック)を、前記1/M分周回路18の分周出力
が万える、計数をリセットするタイミングの1周期間、
計数する。
]/N分周回路16は、電圧制御発振回路15が発生ず
るクロックを1/N分周する。出力クロック計数回路1
7は、17N分周回路16の分周出力を、前記17M分
周回路180分周出力が−5える、計数をリセッ;−す
るタイミングの1周期間、計数する。
参照値切り替えスイッチ22は、前記参照りし1ツク断
検出回路11の出力の制御の下に、前記参照クロックの
正常時には、前記参照り1コック計数回路12の計数を
参照値として比較回路13に供給するように接点22−
1側に切り替わり、前記参照クロックの異常時には、前
記メモリ19が記憶する計数を参照値として比較回路1
3に供給するように接点22−2側に切り替わる。
比較回路13は、前記参照値切り替えスイッチ22の出
力を前記出力クロック計数回路17の計数と比較し、該
出力クロック計数回路17の計数の誤差を求める。
積分回路14ば、前記比較手段1の出力を積分して低周
波数成分を求める。
電圧制御水晶発振回路15は、前記積分回路14の出力
を制御入力として、該制御入力に応じた周波数のクロッ
クを発生する。
メモリ19は、前記参照クロックの正常時には前記1/
M分周回路20の分周出力のタイミングで前記出力クロ
ック旧数回路17の81数を記憶し、前記参照クロック
の異常時には自らが記憶する計数を前記参照値として前
記参照値切り替えスイッチ22に供給する。
上記の構成により、同期タイミングを与える参照クロッ
クが正常であるときは、17M分周回路18の分周出力
によってリセソ1〜される周期毎に、出力クロック計数
回路17は、1/N分周回路16によって1/N分周さ
れた電圧制御水晶発振回路15の出力クロックを旧敵し
、参照りIコ・ンク計数回路12は、同期タイミングを
与える参照クロックを計数する。出力クロック計数回路
17の81数出力は、上記の17M分周回路18の分周
出力のタイミング毎にメモリ19に書き込まれると共に
、比較回路13に供給される。また、上記の参照クロッ
ク計数回路12の出力は、参照値切り替えスイッチ22
の接点22−1を介して比較回路22へ参照値として供
給される。こうして、電圧制御水晶発振回路15の出力
クロックの周波数は、参照クロックに同期するように制
御される。
同期タイミングを与えるために外部から供給される参照
クロックが異常となると、参照クロック断検出回路11
は異常を検出し、I/M分周回路18からのメモリ書き
込み制御卸信号の出力を停止させ、参照値切り替えスイ
ッチ22を接点222側に切り替えるように制御するイ
ンヒビット信号を出力するので、比較回路13へは、メ
モリ19に記憶された、正常時の出力クロック計数回路
17の計数が参照値として供給され、電圧制御水晶発振
回路15の出力クロックの周波数は、正常時の出力クロ
ック計数回路17の計数に基づいて制御される。ここで
、基準クロック発振器21が(1A) 発生ずる基準クロックが高精度(a p pm)のもの
であれば、E記の正常時の出力クロック計数回路17の
計数は高精度の参照値を与えるので、電圧制御水晶発振
回路15自体は比較的低精度(bppm、b>a)のも
のであっても、電圧制御水晶発振回路15の出力クロッ
クの周波数の制御は、同期タイミングを与えるために外
部から供給される参照り[17りが異常となっても、高
精度(,1pp m )で行われる。
〔発明の効果〕
本発明によれば、高)山皮のボールド・オーバー機能を
実現する小型で低コストのりIJノック生回路が実現で
きる。
【図面の簡単な説明】
第1図は本発明の基本構成図、そして、第2図は本発明
の実施例の構成図である。 〔符号の説明〕 I 比較手段、2 参照値切り()え手段、3−参照ク
ロック計数手段、4 低域フィルタ手段、5−計数記憶
手段、6−基準クロック発生手段、7−電圧制御発振手
段、8−出力クロックdI数手段、11−参照クロック
断検出回路、12−参照クロック計数回路、13−比較
回路、14−積分回路、15−電圧制御水晶発振器(V
CXO)、16−1 /N分周回路、17−出力クロッ
ク計数回路、18 、 20−4 /M分周回路、19
−メモリ、21−基準クロック発振器、22−切り替え
スイッチ。

Claims (1)

  1. 【特許請求の範囲】 1、与えられた同期タイミングに同期するクロックを発
    生するクロック発生回路において、比較手段(1)と、
    参照値切り替え手段(2)と、参照クロック計数手段(
    3)と、低域フィルタ手段(4)と、計数記憶手段(5
    )と、基準クロック発生手段(6)と、電圧制御発振手
    段(7)と、出力クロック計数手段(8)とを有し、前
    記基準クロック発生手段(6)は基準クロックを発生し
    、 前記参照クロック計数手段(3)は、前記同期タイミン
    グを与えるために外部から供給される参照クロックを、
    前記基準クロックを基準とする時間、計数し、 前記出力クロック計数手段(8)は、前記電圧制御発振
    手段(7)が発生するクロックを、前記基準クロックを
    基準とする時間、計数し、 前記参照値切り替え手段(2)は、前記参照クロックの
    正常時には、前記参照クロック計数手段(3)の計数を
    参照値として前記比較手段(1)に供給し、前記参照ク
    ロックの異常時には、前記計数記憶手段(5)が記憶す
    る計数を参照値として該比較手段(1)に供給し、 前記比較手段(1)は、前記参照値切り替え手段(2)
    の出力を前記出力クロック計数手段(8)の計数と比較
    し、該出力クロック計数手段(8)の計数の誤差を求め
    、 前記低域フィルタ手段(4)は、前記比較手段(1)の
    出力を積分して低周波数成分を求め、前記電圧制御発振
    手段(7)は、前記低域フィルタ手段(4)の出力を制
    御入力として、該制御入力に応じた周波数のクロックを
    発生し、 前記計数記憶手段(5)は、前記参照クロックの正常時
    には前記出力クロック計数手段(8)の計数を記憶し、
    前記参照クロックの異常時には自らが記憶する計数を前
    記参照値として前記参照値切り替え手段(2)に供給す
    ることを特徴とするクロック発生回路。 2、前記参照クロックの異常を監視し、参照クロックの
    状態に応じて、前記前記参照値切り替え手段(2)およ
    び前記前記計数記憶手段(5)を制御する参照クロック
    監視手段(11)を有する請求項1記載のクロック発生
    回路。
JP2260424A 1990-10-01 1990-10-01 クロック発生回路 Expired - Lifetime JP2888256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2260424A JP2888256B2 (ja) 1990-10-01 1990-10-01 クロック発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2260424A JP2888256B2 (ja) 1990-10-01 1990-10-01 クロック発生回路

Publications (2)

Publication Number Publication Date
JPH04139930A true JPH04139930A (ja) 1992-05-13
JP2888256B2 JP2888256B2 (ja) 1999-05-10

Family

ID=17347745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2260424A Expired - Lifetime JP2888256B2 (ja) 1990-10-01 1990-10-01 クロック発生回路

Country Status (1)

Country Link
JP (1) JP2888256B2 (ja)

Also Published As

Publication number Publication date
JP2888256B2 (ja) 1999-05-10

Similar Documents

Publication Publication Date Title
ES2200870T3 (es) Sistema de produccion de relojes servomandados y procedimiento destinado para redes de telecomunicaciones sincronas.
US7839222B2 (en) Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis
EP1022857B1 (en) Phase locked loop and method that provide fail-over redundant clocking
SE501385C2 (sv) Krets för bibehållande av en klocksignal
CN109768798B (zh) 故障保持操作中维持低抖动低温度漂移时钟的系统和方法
US9595972B2 (en) Digital phase locked loop arrangement with master clock redundancy
EP0292502B1 (en) Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock
US5041798A (en) Time reference with proportional steering
WO2021138730A1 (en) Circuit and method for generating temperature-stable clocks using ordinary oscillators
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
JPH04139930A (ja) クロック発生回路
JP2924162B2 (ja) 周波数制御回路
CN107431479B (zh) 具有主时钟冗余的数字锁相环布置
US6665809B1 (en) Digital frequency correction
EP0800136B1 (en) Fault tolerant clock signal source for triplicated data processing system
KR930010251B1 (ko) 고안정 동기 클럭 발생장치 및 방법
JPH04151592A (ja) 時計装置
KR200242921Y1 (ko) 시스템클럭이중화장치
JP2002181971A (ja) リアルタイムクロック
KR0181065B1 (ko) 브이씨알의 정전시 시간오차 보정방법
SK281836B6 (sk) Spôsob synchronizovania výstupných frekvencií taktovacieho generátora v zariadení na externé vstupné frekvencie vysokej presnosti a zariadenie na vykonávanie tohto spôsobu
JPH066211A (ja) 基準発振器およびその制御方法
JP3160904B2 (ja) 位相同期発振回路装置
JPH04267652A (ja) クロック位相同期システム
JPS63238611A (ja) 時刻同期化装置