JPH0774622A - パルス供給装置 - Google Patents
パルス供給装置Info
- Publication number
- JPH0774622A JPH0774622A JP5171184A JP17118493A JPH0774622A JP H0774622 A JPH0774622 A JP H0774622A JP 5171184 A JP5171184 A JP 5171184A JP 17118493 A JP17118493 A JP 17118493A JP H0774622 A JPH0774622 A JP H0774622A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- terminal
- output
- supply device
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高価な遅延回路を使用することなく外部装置
に供給すべきクロック信号の歪みを除去することが可能
なパルス供給装置を提供する。 【構成】 所要周期のクロック信号を生成する発振手段
とそのクロック信号を分周する手段とを具えたクロック
発生器を複数設け、これ等のクロック発生器のうちから
正常に動作するものを１つ選択し、その選択したクロッ
ク発生器の分周手段から外部にクロック信号を出力する
パルス供給装置に於いて、前記選択したクロック発生器
内の発振手段の出力を全ての分周手段に供給して各クロ
ック発生器が生成するクロック信号相互の位相差をゼロ
にした
に供給すべきクロック信号の歪みを除去することが可能
なパルス供給装置を提供する。 【構成】 所要周期のクロック信号を生成する発振手段
とそのクロック信号を分周する手段とを具えたクロック
発生器を複数設け、これ等のクロック発生器のうちから
正常に動作するものを１つ選択し、その選択したクロッ
ク発生器の分周手段から外部にクロック信号を出力する
パルス供給装置に於いて、前記選択したクロック発生器
内の発振手段の出力を全ての分周手段に供給して各クロ
ック発生器が生成するクロック信号相互の位相差をゼロ
にした
Description
【０００１】
【産業上の利用分野】本発明は所要周期のクロック信号
を外部装置に供給するためのパルス供給装置に関する。
を外部装置に供給するためのパルス供給装置に関する。
【０００２】
【従来技術】従来から、互いに位相が異なるクロック信
号で複数の伝送すべき信号を変調し、多重化する公衆回
線用の時分割多重装置は正常動作を常に維持するため、
図２に示すようなパルス供給装置を使用する場合があ
る。即ち、このパルス供給装置は前記互いに位相が異な
るクロック信号のうちの一つを時分割多重装置に供給す
るためのものであって、クロック発生器Ａ及びＢで夫々
所望のクロック信号ＣＫを生成し、切替器１の端子ａ及
びｂに供給する。又、切替器１は通常、端子ｃを端子ａ
に接続すると共に、クロック発生器Ａの出力クロック信
号の異常を制御器２が検出した場合には端子ｃを端子ｂ
に接続し、端子ｃから常に正常なクロック信号を出力し
てクロック発生器Ａの故障に起因した時分割多重装置の
異常動作発生率を低下させるものである。
号で複数の伝送すべき信号を変調し、多重化する公衆回
線用の時分割多重装置は正常動作を常に維持するため、
図２に示すようなパルス供給装置を使用する場合があ
る。即ち、このパルス供給装置は前記互いに位相が異な
るクロック信号のうちの一つを時分割多重装置に供給す
るためのものであって、クロック発生器Ａ及びＢで夫々
所望のクロック信号ＣＫを生成し、切替器１の端子ａ及
びｂに供給する。又、切替器１は通常、端子ｃを端子ａ
に接続すると共に、クロック発生器Ａの出力クロック信
号の異常を制御器２が検出した場合には端子ｃを端子ｂ
に接続し、端子ｃから常に正常なクロック信号を出力し
てクロック発生器Ａの故障に起因した時分割多重装置の
異常動作発生率を低下させるものである。
【０００３】更に、このパルス供給装置は図示を省略し
た他のパルス供給装置と夫々が出力するクロック信号を
互いに同期させて、上述したようにこれ等のクロック信
号の位相を互いにずらす必要があるため、同図に示すよ
うにクロック発生器Ａは位相同期ループ回路（以下、Ｐ
ＬＬと称する）Ａ１とその出力クロック信号を１／ｎ
（但し、ｎは整数）に分周するための分周器Ａ２とを組
み合わせた発振器を、又クロック発生器ＢはＰＬＬＢ１
と分周器Ｂ２とを組み合わせた発振器を夫々使用して全
てのパルス供給装置に共通なマスタクロック信号ＭＫを
基準に所望のクロック信号ＣＫを生成する。
た他のパルス供給装置と夫々が出力するクロック信号を
互いに同期させて、上述したようにこれ等のクロック信
号の位相を互いにずらす必要があるため、同図に示すよ
うにクロック発生器Ａは位相同期ループ回路（以下、Ｐ
ＬＬと称する）Ａ１とその出力クロック信号を１／ｎ
（但し、ｎは整数）に分周するための分周器Ａ２とを組
み合わせた発振器を、又クロック発生器ＢはＰＬＬＢ１
と分周器Ｂ２とを組み合わせた発振器を夫々使用して全
てのパルス供給装置に共通なマスタクロック信号ＭＫを
基準に所望のクロック信号ＣＫを生成する。
【０００４】このため、ＰＬＬＡ１及びＢ１相互の特性
を同一にすることが困難なことに起因してクロック発生
器Ａ及びＢが夫々生成するクロック信号の位相が互いに
ずれて、切替器１が接続端子を端子ａからｂに切り替え
る際に端子ｃに発生するクロック信号ＣＫが歪むから、
従来のパルス供給装置は図２に示すように分周器Ａ２の
計数値出力端を計数判定器３及び遅延回路４を介して分
周器Ｂ２のリセット端子に接続することにより、以下の
ように時分割多重装置に供給すべきクロック信号ＣＫの
歪みを防止していた。
を同一にすることが困難なことに起因してクロック発生
器Ａ及びＢが夫々生成するクロック信号の位相が互いに
ずれて、切替器１が接続端子を端子ａからｂに切り替え
る際に端子ｃに発生するクロック信号ＣＫが歪むから、
従来のパルス供給装置は図２に示すように分周器Ａ２の
計数値出力端を計数判定器３及び遅延回路４を介して分
周器Ｂ２のリセット端子に接続することにより、以下の
ように時分割多重装置に供給すべきクロック信号ＣＫの
歪みを防止していた。
【０００５】即ち、従来のパルス供給装置は図３に示す
ように分周器Ａ２内部のｎ進カウンタがＰＬＬＡ１の出
力クロック信号のパルス数を計数し、その計数値がｎに
なる毎にその計数値をゼロリセットすると共に、所定の
パルス信号を発生してクロック信号ＣＫを生成する。
又、計数判定器３が分周器Ａ２内部のｎ進カウンタの計
数値がｎ−１になる毎に分周器Ｂ２内部のｎ進カウンタ
をリセットするためのパルス信号を発生する。更に、計
数判定器３がパルス信号を発生してから分周器Ａ２がパ
ルス信号を発生するまでにτ［ｓ］を要する場合、遅延
回路を使用して計数判定器３の出力パルス信号をτ
［ｓ］遅延させる。
ように分周器Ａ２内部のｎ進カウンタがＰＬＬＡ１の出
力クロック信号のパルス数を計数し、その計数値がｎに
なる毎にその計数値をゼロリセットすると共に、所定の
パルス信号を発生してクロック信号ＣＫを生成する。
又、計数判定器３が分周器Ａ２内部のｎ進カウンタの計
数値がｎ−１になる毎に分周器Ｂ２内部のｎ進カウンタ
をリセットするためのパルス信号を発生する。更に、計
数判定器３がパルス信号を発生してから分周器Ａ２がパ
ルス信号を発生するまでにτ［ｓ］を要する場合、遅延
回路を使用して計数判定器３の出力パルス信号をτ
［ｓ］遅延させる。
【０００６】従って、このパルス供給装置によれば図３
に示すようにＰＬＬＡ１及びＢ１相互の特性を同一にす
ることが困難なことに起因して、両ＰＬＬの出力クロッ
ク信号の位相が互いにｔ０［ｓ］ずれ、又分周器Ａ２内
部のｎ進カウンタがゼロリセットされてから計数判定器
３がリセット用パルス信号を発生するまでにｔ１［ｓ］
を要しても、遅延回路４は分周器Ａ２内部のｎ進カウン
タがｎ−１を計数してからｔ１＋τ［ｓ］後にリセット
用パルス信号を出力するから、クロック発生器Ａ及びＢ
夫々の出力クロック信号ＣＫ相互の位相差をゼロにする
ことができ、上述したような時分割多重装置に供給すべ
きクロック信号ＣＫの歪みを除去できる。
に示すようにＰＬＬＡ１及びＢ１相互の特性を同一にす
ることが困難なことに起因して、両ＰＬＬの出力クロッ
ク信号の位相が互いにｔ０［ｓ］ずれ、又分周器Ａ２内
部のｎ進カウンタがゼロリセットされてから計数判定器
３がリセット用パルス信号を発生するまでにｔ１［ｓ］
を要しても、遅延回路４は分周器Ａ２内部のｎ進カウン
タがｎ−１を計数してからｔ１＋τ［ｓ］後にリセット
用パルス信号を出力するから、クロック発生器Ａ及びＢ
夫々の出力クロック信号ＣＫ相互の位相差をゼロにする
ことができ、上述したような時分割多重装置に供給すべ
きクロック信号ＣＫの歪みを除去できる。
【０００７】しかしながら、このパルス供給装置はクロ
ック発生器Ａ及びＢ夫々の出力クロック信号ＣＫ相互の
位相差が遅延回路の遅延量と時間τとの時間差に比例す
るから、遅延量の可変精度が非常に高い高価な遅延回路
を使用しなければならなず、製造コストが高いという問
題があった。
ック発生器Ａ及びＢ夫々の出力クロック信号ＣＫ相互の
位相差が遅延回路の遅延量と時間τとの時間差に比例す
るから、遅延量の可変精度が非常に高い高価な遅延回路
を使用しなければならなず、製造コストが高いという問
題があった。
【０００８】
【発明の目的】本発明は上述したような従来のパルス供
給装置の問題を解決するためになされたものであって、
高価な遅延回路を使用することなく外部装置に供給すべ
きクロック信号の歪みを除去することが可能なパルス供
給装置を提供することを目的とする。
給装置の問題を解決するためになされたものであって、
高価な遅延回路を使用することなく外部装置に供給すべ
きクロック信号の歪みを除去することが可能なパルス供
給装置を提供することを目的とする。
【０００９】
【発明の概要】上述の目的を達成するため本発明のパル
ス供給装置は、所要周期のクロック信号を生成する発振
手段とそのクロック信号を分周する手段とを具えたクロ
ック発生器を複数設け、これ等のクロック発生器のうち
から正常に動作するものを１つ選択し、その選択したク
ロック発生器の分周手段から外部にクロック信号を出力
するパルス供給装置に於いて、前記選択したクロック発
生器内の発振手段の出力を全ての分周手段に供給して各
クロック発生器が生成するクロック信号相互の位相差を
ゼロにするように構成する。
ス供給装置は、所要周期のクロック信号を生成する発振
手段とそのクロック信号を分周する手段とを具えたクロ
ック発生器を複数設け、これ等のクロック発生器のうち
から正常に動作するものを１つ選択し、その選択したク
ロック発生器の分周手段から外部にクロック信号を出力
するパルス供給装置に於いて、前記選択したクロック発
生器内の発振手段の出力を全ての分周手段に供給して各
クロック発生器が生成するクロック信号相互の位相差を
ゼロにするように構成する。
【００１０】
【実施例】以下、本発明を図面に示した実施例に基づい
て詳細に説明する。図１は本発明のパルス供給装置の一
実施例を示す構成図である。同図に於いて、Ａ’は上述
したクロック発生器Ａと同様にＰＬＬＡ１及び分周器Ａ
２を具えたクロック発生器であって、所定周期のマスタ
クロックＭＫをＰＬＬＡ１及び分周器Ａ２を介して切換
器１の端子ａに供給する。又、Ｂ’は上述したクロック
発生器Ｂと同様にＰＬＬＢ１及び分周器Ｂ２を具えると
共に、ＰＬＬＢ１と分周器Ｂ２との間に切換器５を設け
たクロック発生器であって、前記マスタクロックＭＫを
ＰＬＬＢ１を介して切換器５の端子ｅに供給し、切換器
５の端子ｆを分周器Ｂ２を介して切換器１の端子ｂに供
給する。更に、ＰＬＬＡ１の出力端を切換器５の端子ｄ
に接続すると共に、クロック発生器Ａ’の出力端を制御
器２を介して切換器１及び５の制御端子に接続し、切換
器１の端子ｃから外部装置に供給すべきクロック信号Ｃ
Ｋを出力するように構成する。
て詳細に説明する。図１は本発明のパルス供給装置の一
実施例を示す構成図である。同図に於いて、Ａ’は上述
したクロック発生器Ａと同様にＰＬＬＡ１及び分周器Ａ
２を具えたクロック発生器であって、所定周期のマスタ
クロックＭＫをＰＬＬＡ１及び分周器Ａ２を介して切換
器１の端子ａに供給する。又、Ｂ’は上述したクロック
発生器Ｂと同様にＰＬＬＢ１及び分周器Ｂ２を具えると
共に、ＰＬＬＢ１と分周器Ｂ２との間に切換器５を設け
たクロック発生器であって、前記マスタクロックＭＫを
ＰＬＬＢ１を介して切換器５の端子ｅに供給し、切換器
５の端子ｆを分周器Ｂ２を介して切換器１の端子ｂに供
給する。更に、ＰＬＬＡ１の出力端を切換器５の端子ｄ
に接続すると共に、クロック発生器Ａ’の出力端を制御
器２を介して切換器１及び５の制御端子に接続し、切換
器１の端子ｃから外部装置に供給すべきクロック信号Ｃ
Ｋを出力するように構成する。
【００１１】このように構成するパルス供給装置は以下
のように動作する。通常、このパルス供給装置は切換器
１の端子ｃを端子ａに、又切換器５の端子ｆを端子ｄに
接続する。即ち、このパルス供給装置は図４に示すよう
にＰＬＬＡ１及びＢ１相互の出力クロック信号の発生タ
イミングがｔ０［ｓ］ずれても、ＰＬＬＡ１の出力クロ
ック信号を分周器Ａ２及びＢ２に供給するから、両分周
器の出力クロック信号相互の位相差を０にすることがで
きる。
のように動作する。通常、このパルス供給装置は切換器
１の端子ｃを端子ａに、又切換器５の端子ｆを端子ｄに
接続する。即ち、このパルス供給装置は図４に示すよう
にＰＬＬＡ１及びＢ１相互の出力クロック信号の発生タ
イミングがｔ０［ｓ］ずれても、ＰＬＬＡ１の出力クロ
ック信号を分周器Ａ２及びＢ２に供給するから、両分周
器の出力クロック信号相互の位相差を０にすることがで
きる。
【００１２】又、制御器２がクロック発生器Ａ’の出力
クロック信号の異常を検出した場合、パルス供給装置は
切換器１の端子ｃを端子ｂに、又切換器５の端子ｆを端
子ｅに接続する。このため、ＰＬＬＡ１の出力クロック
信号の発生期間中に切換器１の接続端子をａからｂに切
換えても、その切換前はクロック発生器Ａ’及びＢ’の
出力クロック信号相互の位相差が０であり、又切換後は
図４に示すように分周器Ｂ２内部のｎ進カウンタがＰＬ
ＬＢ１の出力クロックを計数し、そのクロック信号の１
／ｎ分周信号を分周器Ｂ２の出力信号とするから、パル
ス供給装置は切換器１の端子ｃから常に正常なクロック
信号ＣＫを外部装置に供給することができる。しかも、
このパルス供給装置は従来のパルス供給装置のように高
価な遅延回路を設けることなくクロック発生器Ａ’及び
Ｂ’相互の出力クロック信号の位相差を０にすることが
できるから、製造コストを低減できる。
クロック信号の異常を検出した場合、パルス供給装置は
切換器１の端子ｃを端子ｂに、又切換器５の端子ｆを端
子ｅに接続する。このため、ＰＬＬＡ１の出力クロック
信号の発生期間中に切換器１の接続端子をａからｂに切
換えても、その切換前はクロック発生器Ａ’及びＢ’の
出力クロック信号相互の位相差が０であり、又切換後は
図４に示すように分周器Ｂ２内部のｎ進カウンタがＰＬ
ＬＢ１の出力クロックを計数し、そのクロック信号の１
／ｎ分周信号を分周器Ｂ２の出力信号とするから、パル
ス供給装置は切換器１の端子ｃから常に正常なクロック
信号ＣＫを外部装置に供給することができる。しかも、
このパルス供給装置は従来のパルス供給装置のように高
価な遅延回路を設けることなくクロック発生器Ａ’及び
Ｂ’相互の出力クロック信号の位相差を０にすることが
できるから、製造コストを低減できる。
【００１３】尚、上述の実施例では分周器Ａ２及びＢ２
の内部カウンタの初期値が互いに異なる場合、クロック
発生器Ａ’及びＢ’の出力クロック信号の位相は互いに
ずれるが、この場合パルス供給装置は動作開始時に分周
器Ａ２及びＢ２の内部カウンタを同時にゼロリセットす
る手段を設ければ、その後両分周器の内部カウンタの計
数値を同じにすることができるから、クロック発生器
Ａ’及びＢ’の出力クロック信号の位相差をゼロにする
ことができる。又、上述の実施例では各クロック発生器
は所要周期のクロック信号を生成するためにＰＬＬを設
けたが、本発明はこれに限らず通常のクロック信号を生
成可能な発振器であっても良く、上述したものと同様の
効果が得られることは自明であろう。
の内部カウンタの初期値が互いに異なる場合、クロック
発生器Ａ’及びＢ’の出力クロック信号の位相は互いに
ずれるが、この場合パルス供給装置は動作開始時に分周
器Ａ２及びＢ２の内部カウンタを同時にゼロリセットす
る手段を設ければ、その後両分周器の内部カウンタの計
数値を同じにすることができるから、クロック発生器
Ａ’及びＢ’の出力クロック信号の位相差をゼロにする
ことができる。又、上述の実施例では各クロック発生器
は所要周期のクロック信号を生成するためにＰＬＬを設
けたが、本発明はこれに限らず通常のクロック信号を生
成可能な発振器であっても良く、上述したものと同様の
効果が得られることは自明であろう。
【００１４】更に、上述の実施例ではパルス供給装置は
２つのクロック発生器を設けたが、本発明はこれに限ら
ずクロック発生器を複数設け、これ等のうちから正常に
動作するクロック発生器を１つ選択し、その選択したク
ロック発生器内の発振手段の出力を全ての分周手段に供
給して各クロック発生器が生成するクロック信号相互の
位相差をゼロにしても良い。
２つのクロック発生器を設けたが、本発明はこれに限ら
ずクロック発生器を複数設け、これ等のうちから正常に
動作するクロック発生器を１つ選択し、その選択したク
ロック発生器内の発振手段の出力を全ての分周手段に供
給して各クロック発生器が生成するクロック信号相互の
位相差をゼロにしても良い。
【００１５】
【発明の効果】本発明は以上説明したように、複数のク
ロック発生器から正常に動作するものを１つ選択し、そ
の選択したクロック発生器内の発振手段の出力を全ての
分周手段に供給して、各クロック発生器が生成するクロ
ック信号相互の位相差をゼロにするので、従来のパルス
供給装置のように高価な遅延回路を使用することなく外
部装置に供給すべきクロック信号のひずみを除去するこ
とができ、製造コストを低減可能なパルス供給装置を提
供するうえで効果がある。
ロック発生器から正常に動作するものを１つ選択し、そ
の選択したクロック発生器内の発振手段の出力を全ての
分周手段に供給して、各クロック発生器が生成するクロ
ック信号相互の位相差をゼロにするので、従来のパルス
供給装置のように高価な遅延回路を使用することなく外
部装置に供給すべきクロック信号のひずみを除去するこ
とができ、製造コストを低減可能なパルス供給装置を提
供するうえで効果がある。
【００１６】
【図１】本発明のパルス供給装置の一実施例を示す構成
図である。
図である。
【図２】従来のパルス供給装置を示す構成図である。
【図３】従来のパルス供給装置を説明するための図であ
る。
る。
【図４】本発明のパルス供給装置を説明するための図で
ある。
ある。
１及び５ 切替器、２ 制御器、Ａ’及びＢ’ クロッ
ク発生器、Ａ１及びＢ１ ＰＬＬ、Ａ２及びＢ２ 分周
器。
ク発生器、Ａ１及びＢ１ ＰＬＬ、Ａ２及びＢ２ 分周
器。
Claims (1)
- 【請求項１】 所要周期のクロック信号を生成する発振
手段とそのクロック信号を分周する手段とを具えたクロ
ック発生器を複数設け、これ等のクロック発生器のうち
から正常に動作するものを１つ選択し、その選択したク
ロック発生器の分周手段から外部にクロック信号を出力
するパルス供給装置に於いて、前記選択したクロック発
生器内の発振手段の出力を全ての分周手段に供給して各
クロック発生器が生成するクロック信号相互の位相差を
ゼロにしたことを特徴とするパルス供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171184A JPH0774622A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171184A JPH0774622A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774622A true JPH0774622A (ja) | 1995-03-17 |
Family
ID=15918567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171184A Pending JPH0774622A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999012293A1 (fr) * | 1997-08-28 | 1999-03-11 | Sony Corporation | Emetteur pour donnees numeriques multivoies |
-
1993
- 1993-06-17 JP JP5171184A patent/JPH0774622A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999012293A1 (fr) * | 1997-08-28 | 1999-03-11 | Sony Corporation | Emetteur pour donnees numeriques multivoies |
| US6747998B1 (en) | 1997-08-28 | 2004-06-08 | Sony Corporation | Transmitter for multichannel digital data and transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100862317B1 (ko) | 디지털 주파수 곱셈기, 및 출력 신호 생성 방법 | |
| JPH0437446B2 (ja) | ||
| US6965224B1 (en) | Method and apparatus for testing synchronization circuitry | |
| KR200314154Y1 (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
| JPH0774622A (ja) | パルス供給装置 | |
| CN1913720B (zh) | 时钟脉冲生成电路 | |
| JPS6161308B2 (ja) | ||
| JPH0772949A (ja) | パルス供給装置 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JP3132657B2 (ja) | クロック切替回路 | |
| JP3401610B2 (ja) | 信号多重装置 | |
| JPH0445011B2 (ja) | ||
| KR0173055B1 (ko) | 국부 타이밍 발생 장치 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| SU1095341A2 (ru) | Одноканальное устройство дл управлени @ -фазным преобразователем | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| SU1332553A1 (ru) | Устройство фазовой синхронизации | |
| JPH05297976A (ja) | クロック切替回路 | |
| JPH11338573A (ja) | クロック生成回路 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| JP2888256B2 (ja) | クロック発生回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH0126596B2 (ja) | ||
| JP2526781B2 (ja) | 同期クロック発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |