JPH0384906A - 可変インダクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、コア構成の改善による可変インダクタの制御
特性の改善に関するものである。

〈従来の技術〉 第８図は従来の可変インダクタの一例を示す構成図であ
る。

第８図の可変インダクタでは、制御巻線とインダクタ用
巻線の干渉を小さくするために、その構成が差動構成と
されている。第８図において、ａｌ−３２巻線を制御巻
線、ｂ　１ｂ　２巻線をインダクタ用巻線とする。２つ
の脚に分けて巻かれたインダクタ用巻線ｂ　　−ｂ２を
流れる電流によりて発生する磁束は、制御巻線ａ　１　
　ａ　２が巻かれた脚では互いに逆方向となって打ち消
し合うので、制御巻線ａ　１　　ａ　２間には電圧が発
生しない、したがって、制御巻線ａ　　　ａ２とインダ
クタ用巻線ｂ１−ｂ２の干渉を小さくすることができる
。

〈発明が解決しようとする課題〉 しかしながら、上記従来技術に示す可変インダフタにお
いて、インダクタ用巻ｉ１！ｂ１−ｂ２を流れる電流が
大きくなると、この′８流によって、コアが飽和してし
まう、飽和防止のためには、図に示すように空隙部ｇ”
’＝８３を設ける。この空隙部ｇ　〜ｇ３の空隙部長さ
を大きくすると、コアを飽和させるための制御電流が大
きくなり、太きな駆動電力が必要となる。したがって、
実用上は空隙部長さが小さい場合に限られ、大きな電流
がインダクタ用巻線ｂ　１ｂ　２に流れる場合には飽和
のため、使用できないという課題がある。

本発明は上記従来技術の課題を踏まえて成されたもので
あり、インダクタ用巻線からは飽和させ難く、制御巻線
からは飽和させ易く、制御電力の小さい可変インダクタ
を提供することを目的としたものである。

く課題を解決するための手段〉 上記課題を解決するための本発明の第１の構成は、矩形
の第１の閉磁路と、この第１の閉磁路の１つの脚の周り
に巻かれた制御巻線と、前記第１の閉磁路の巻線を施し
ていない脚にその３本の脚がそれぞれの各端部全てに、
若しくはその中央脚の端部のみに空隙部を介して接続、
又は３本の脚が空隙部無しで接続されたＥ形の第２の磁
路と、この第２の磁路の前記中央脚の周りに巻かれたイ
ンダクタ用巻線とを備えたことを特徴とするものであり
、第２の構成は、ＥＩ形の第１の閉磁路と、この第１の
閉磁路の中央脚の周りに巻かれた制御巻線と、前記第１
の閉磁路の■形の脚にその２つの脚が空隙部を介して、
又は空隙部無しで接続された馬蹄形の第２の磁路と、こ
の第２の磁路に巻かれたインダクタ用巻線とを備えたこ
とを特徴とするものである。

く作用〉 本発明によると、インダクタ用巻線からみた磁気抵抗を
制御巻線からみた磁気抵抗に比べ非常に大きくすること
ができるため、インダクタ用巻線からは飽和させ難く、
制御巻線からは飽和させ易くすることができる。

〈実施例〉 以下、本発明を図面に基づいて説明する。

第１図は本発明に係わる可変インダクタの一実施例を示
す構成図である。

第１図において、１６脚〜１８脚は、矩形に閉じた第１
の磁路を構成している。ａｌ　　ａ２巻線はｌ　脚に施
された制御巻線である。又、１１脚〜１５脚はＥ形の第
２の磁路を構成し、Ｅ形の３本の脚（ｌ　脚〜１３脚）
の端部は、空隙部ｇ１１〜ｇ　を介して、第１の磁路を
構成する１６脚〜３ １　脚に接続される。その結果、中央脚（１２脚）を共
有し、その両側に１対の対称な閉磁路が形成される。中
央脚（ｌ　脚）には、ｂ　　　ｂ２巻線１ が雑されており、インダクタ用巻線として使用される。

このような構成において、制御巻線ａ　　　ａ２からみ
ると、ｌ　脚〜１８脚の閉磁路には空隙部がなく、少な
い電流で飽和させることができる。

一方、インダクタ用巻線ｂ　１　　ｂ　２からみると、
閉磁路ｔｔ　　ｒｍ−ｐ　　ｍ−ｉ　　ｍ−ｘ６脚−１
２ｍ２　　　　　４　　　　　１ 及び１２脚−１５脚−１３脚−１７脚−１２脚を形成す
る際には、必ず空隙部ｇ１１〜ｇ１３を通ることになる
ので、ｌ　脚〜１７脚の閉磁路を飽和させるには大きな
電流が必要となる。言い換えれば、インダクタ用巻線ｂ
　　−ｂ２にかなり大きな電流を流しても、空隙部ｇ１
１〜ｇ１３における空隙部長さの調整によって、ｌ　脚
〜１７脚による閉磁路を飽和し難くすることができる。

制御巻線ａ１ａ２を流れる電流により発生した磁束によ
って、ｌ　脚と１７脚が次第に飽和すると、ｌ　脚−１
２ ４脚−１１脚−１６脚−１２脚、又・は１２脚−２５脚
−１脚−１１７脚−１１２脚で構成される閉磁路の磁気
抵抗は次第に大きくなり、インダクタ用巻線ｂ１−ｂ２
からみたインダクタンスは減少する。

第２図は本発明に係わる可変インダクタの第２の実施例
を示す構成図である。第１図との相違点は、空隙部をＥ
形の中央脚の端部のみとした点であり、第１図の構成の
ものに比較し、飽和する脚が多くなることにより、イン
ダクタンスの変化を大きくすることができる。

ここで、第３図及び第４図は第１図及び第２図において
、それぞれインダクタ用巻線ｂ１−ｂ２及び制御巻線ａ
　　ａ２からみた等価回路図であす る。なお、第３図及び第４図において、添字（数字）は
第１図に対応して表わしており、第２図の場合は、空隙
部の磁気抵抗Ｒｇ１＝Ｒｇ３＝０とすれば良い。

第３図及び第４図において、Ｒ１（ｉ＝１〜８）は各脚
の磁気抵抗であり、それぞれの脚での実効磁路長をｄｌ
、実効断面積をＳ・、透磁率をμｉ１ とすると、各脚での磁気抵抗Ｌｉは、 Ｒ，＝ｄ、／μｉ　Ｓｉ １ で表わされる。又、Ｒｇ＝　　（ｉ　＝１〜３）は冬空
客 隙部の磁気抵抗であり、各空隙部長さをｄｇ、、断面積
をＳｇ、とすると、各空隙部での磁気抵抗Ｒｇ。は、 馨 Ｒｇ・ｄｇ・／μｏＳｇｉ ｌ　　　　　　　　！ と表わされる。これらの磁気抵抗Ｒ・、Ｒｇ、で表わし
た等価回路図が第３図及び第４図である。

第３図に示すインダクタ用巻線ｂ１−ｂ２からみた等価
回路図においては、 Ｒ１＋Ｒｇ　１　＋Ｒ，ｓ　＝Ｒ３＋　Ｒｇ　３＋　Ｒ
ｓＲ６＝Ｒ７ が成り立てば（中央脚２□に関して対称ならば）、起磁
力Ｎ１１１によって生じる磁束φ１、φ２は等しくなり
、Ａ、Ｂの２点間の磁気抵抗Ｒ８を通る磁束φ３は生じ
ない、即ち、インダクタ用巻線ｂ　　−ｂ　　から制御
巻線ａ　　　ａ２への干渉はな１　　　２　　　　　　
　　　　　１ い。

一方、第４図に示す制御巻線ａ　１　　ａ　２からみた
等価回路図においては、 Ｚ１＝Ｒ１＋Ｒｇ１＋■ｔ４ ｚ　＝Ｒ十Ｒｇ２ ２ Ｚ　＝Ｒ十Ｒｇ３＋Ｒ５ ３ とすると、ｌ　脚の磁束φ１は次式のように計算される
、なお、第５図に第４図の等価回路図を簡略化して表わ
した等価回路図を示す。

φ１　＝　（Ｎ２１２　　Ｒｅφ） （Ｒ６Ｚ３−２１Ｒ７）／Δ したがって、 Ｒａ　Ｚ３　Ｚ　１Ｒ７＝０ 即ち、Ｒ６Ｚ３＝Ｚ１Ｒ７が成り立てば、φ１＝０とな
り、１２脚に磁束は発生しないため、制御巻線ａ１−ａ
２からインダクタ用巻線ｂ１−ｂ２への干渉もない。

この時、制御巻線ａ　　　ａ２からみた磁気抵抗Ｒは、 Ｒ＝Ｒ８＋（Ｒ６中Ｒ７）／／〈ｚ１＋Ｚ３）＝Ｒａ　
＋（Ｒ６＋Ｒ７）（Ｚｌ　＋Ｚ３）／　（Ｒ６＋Ｒ７＋
Ｚ１＋Ｚ３） ＝Ｒ＋（Ｒ＋Ｒ７） ６ ／（１＋（Ｒ６中Ｒ７）／（Ｚ１＋２３））で表わされ
る。ここで、ｚｌ、Ｚ３に空隙部を含む場合（第１図に
対応）は、一般に Ｚ１＋２３）Ｒ６中Ｒ７ となり、 Ｒ七Ｒａ　＋Ｒｅ　十Ｒ７ であり、磁気抵抗Ｒに空隙部の抵抗は含まれず、磁気抵
抗Ｒは小さい値となり、小さな制御電力で大きな磁束を
発生できる。−又、Ｚｌ、Ｚ３に空隙部を含まない場合
（第２図に対応）は、磁気抵抗Ｒには空隙部の抵抗は含
まれず、同様に磁気抵抗Ｒは小さい値になる。一方、イ
ンダクタ用巻線ｂ１−ｂ２からみた磁気凧抗には必ず空
隙部の磁気抵抗Ｒｇ　２が含まれるため、この空隙部長
さｄｇ２を任意に決定することにより、磁気抵抗Ｒは大
きくなり、大きな起磁力Ｎ１１１でも、コアが飽和しな
いようにすることができる。

第６図は本発明に係わる可変インダクタの第３の実施例
を示す構成図であるや第６図において、中央Ｆｉｌｌ　
　及び中央脚１２に関して対称に設けられた１２脚−１
４脚−１１脚−１６脚−１１２脚、１２脚＝ｉＰ５脚−
１３脚−１７脚−１２脚は１対の対称なＥｌ形の閉磁路
を構成している。ａｌａ　巻線は１２脚に施された制御
巻線である。又、１８脚は馬蹄形とされ、空隙部ｇ１４
、ｇ１５を介してｌ　＃、１７１！！ｌと接続し、閉磁
路を構成してい６ る。ｌ　脚には図に示すようにｂ　−ｂ２巻線が１ 施されており、このす、−ｂ２巻線をインダクタ用巻線
として使用しており、前記第１図の構成図のものと同様
に、制御巻線ａ　　　ａ２からは飽和させ易く、インダ
クタ用巻線ｂ　ｉ　　ｂ　２からは飽和させ難い構成と
することができる。

なお、図示はしないが、第１図（及び第２図）の実施例
において、矩形の第１の磁路とＥ形の第２の磁路とが空
隙部無しで接続された構成であっても良く、その際には
制御巻線とインダクタ用巻線とはどちらの脚に巻かれて
も良い、（第６図の実施例においても同様である。〉 更に、第７図は第２図に示す可変インダクタの２つの磁
路の組み合わせを変えた第４の実施例である。（イ）図
に示す馬蹄形の磁路と、（ロ）図に示すＥｌ形の磁路と
を、（ハ）図に示すように、高さ方向に組み合わせた構
成のものである。この構成では、例えばプリント基板上
の取り付は面積が限定される場合等に有利であり、又、
制御巻線を巻いたコアの面積が広くとれるため、コアの
放熱面積が大きくできる。（ニ）図は（ハ）図の底面図
であり、Ｅｌ形の磁路の中央脚にのみ空隙部を設けた構
成としているが、これに限るものではなく、Ｅ形の３本
の脚の各端部全てに空隙部を付けた構成であっても良く
、又、空隙部の全く無い構成であっても良い。

なお、上記の実施例では、Ｅ形、矩形、Ｅｌ形、ｆｆ５
諦形等の磁路を組み合わせて構成したが、トロイダル形
等丸形の磁路等、任意の形状の磁路を用いて構成するこ
ともできる。

〈発明の効果〉 以上、実施例と共に具体的に説明したように、本発明に
よれば、インダクタ用巻線からみた磁気抵抗を制御巻線
からみた磁気抵抗と比べて非常に大きな値とすることが
できるため、インダクタ用巻線からは飽和させ難く、制
御巻線からは飽和させ易くできる。したがって、インダ
クタンス値を変化させる制御電力を小さくすることがで
きる。

更に制御巻線のアンペアターンが小さくてすむため、導
線抵抗、インダクタンス、並列容量を小さくでき、イン
ダクタンス変化の応答速度を速めることができる等の利
点を持つＷ変インダクタを実現することができる。

【図面の簡単な説明】

第１図は本発明に係わる可変インダクタの第１の実施例
を示す構成図、第２図は本発明の第２の実施例を示す構
成図、第３図はインダクタ用巻線からみた第１図及び第
２図の等価回路図、第４図は制御巻線からみた第１図及
び第２図の等価回路図、第５図は第４図の等価回路図を
簡略化した等価回路図、第６図及び第７図は本発明の第
３、第４の実施例を示す構成図、第８図は従来例である
。 ａ　　−ａ　　・・・制御巻線、ｂ　ｉ　　　ｂ　２・
・・インダク２ 夕用巻線、ｇ　〜ｇ　・・・空隙部、１１〜１８・・・
脚。 １１５ ＼＝

Claims (2)

【特許請求の範囲】
1. （１）矩形の第１の閉磁路と、この第１の閉磁路の１つ
   の脚の周りに巻かれた制御巻線と、前記第１の閉磁路の
   巻線を施していない脚にその３本の脚がそれぞれの各端
   部全てに、若しくはその中央脚の端部のみに空隙部を介
   して接続、又は３本の脚が空隙部無しで接続されたＥ形
   の第２の磁路と、この第２の磁路の前記中央脚の周りに
   巻かれたインダクタ用巻線とを備えたことを特徴とする
   可変インダクタ。
2. （２）ＥＩ形の第１の閉磁路と、この第１の閉磁路の中
   央脚の周りに巻かれた制御巻線と、前記第１の閉磁路の
   Ｉ形の脚にその２つの脚が空隙部を介して、又は空隙部
   無しで接続された馬蹄形の第２の磁路と、この第２の磁
   路に巻かれたインダクタ用巻線とを備えたことを特徴と
   する可変インダクタ。