JPH038341A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、エミッタ領域を共通として横方向に形成さ
れた一対のバイポーラトランジスタからなる半導体装置
に関する。

（従来の技術） 従来、コレクター基板間容量（ＣＴ　Ｓ　）を低減する
目的で提案されたバイポーラトランジスタとしては、例
えば第５図に示す断面構造のものがある。

第５図に示すバイポーラトランジスタは、Ｐ型のシリコ
ン基板１側の下部にＮ１型のエミッタ領域２が形成され
、周囲にＰ＋型のベース領域３が形成されたＰ型のベー
ス領域４を介して基板１の上部にＮ型及びＮ＋型のコレ
クタ領域５が形成されており、酸化膜６によって周囲の
素子と絶縁分離されている。

このような構造にあっては、コレクタ領域５と基板１間
の容量はなくなり、コレクタ応答が大幅に改善され、動
作速度を向上させることが可能となる。

このような構造のバイポーラトランジスタを電流切換形
回路（ＣＭＬ　：　Ｃｕｒｒｅｎｔ　　Ｍｏｄｅ　Ｌｏ
ｇｉｃ）に適用した例を、第６図の断面構造図に示す。

第６図に示すＣＭＬは、第５図に示した構造の一対のバ
イポーラトランジスタをエミッタ領域２を共通とし、酸
化膜６からなる素子分離領域を介して横方向に隣接して
形成したものである。

このような構造にあっては、一対のバイポーラトランジ
スタ間に素子分離領域を設けなければならない。この素
子分離領域は、第６図に示すその幅の最小寸法が製造工
程におけるリングラフィ技術によって決定される。また
、コレクタ領域５上のコレクタ電極７とエミッタ領域と
の位置合せには、ある程度の余裕が必要となるため、第
５図に示す酸化膜６間の寸法を狭めることは極めて困難
である。

このため、第６図に示すＣＭＬ構造にあっては、その占
有面積を縮少することに限界が生じる。

一方、真性トランジスタ領域の幅寸法は、Ｎ＋型のコレ
クタ領域５を形成するために酸化膜６に開口された開口
部の開口幅によって決定される。

この開口幅はリソグラフィー技術に依存するため、その
最小幅には限界がある。

このため、ベース領域４の縮少にも限界が生じ、ベース
抵抗の低減を困難にしていた。

また、ベース領域４とエミッタ領域間及びベース領域４
とコレクタ領域５間の接合が、真性トランジスタ領域と
なる部分以外にも存在するため、これらの接合に接合容
量が生じる。これらの接合容量は、接合面積に比例する
ため、その容量値は開口幅に依存することになる。した
がって、これらの接合容量にあっても、ベース抵抗と同
様に低減が困難であり、リソグラフィ技術で規定される
限界があった。

（発明が解決しようとする課題） このように、第５図に示したバイポーラトランジスタを
第６図に示したように隣接形成して構成されたＣＭＬ回
路にあっては、構造上及び製造技術上の理由から、スケ
ーリングによる回路面積の縮少化及びベース抵抗や接合
容量の低減化には限界が生じ、回路面積の縮少化、ベー
ス抵抗及び接合容量の低減を極めて困難にしていた。こ
のことは、高集積化や動作遅延時間の短縮化に大きな障
害となっていた。

そこで、この発明は、上記に鑑みなされたものであり、
その目的とするところは、構成の小型化及び動作速度の
高速化を図った一対のバイポーラトランジスタからなる
半導体装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、絶縁膜上に薄
膜化されて形成された半導体膜の横方向に、それぞれの
ベース領域及びコレクタ領域が両側に形成されたエミッ
タ領域を共通とする一対のバイポーラトランジスタが形
成されてなる半導体装置を提供する。

（作用） 上記構成において、この発明は、一対のバイポーラトラ
ンジスタを絶縁膜上に薄膜化された半導体膜を真性トラ
ンジスタ領域として形成し、エミッタ領域を共通として
その両側にそれぞれトランジスタのベース領域及びコレ
クタ領域を横方向に配置形成するようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係る半導体装置の構造を
示す断面図である。同図は、ＳＯｆ　（Ｓ１１１ｃｏｎ
　　Ｏｎ　Ｉ　ｎ５ｕｌａｔｏｒ）膜にエミッタ領域を
共通として形成された一対のＮＰＮ型のバイポーラトラ
ンジスタの構造を示したものである。

第１図において、シリコン基板１１上には、絶縁膜とな
るシリコンの酸化膜１２が形成され、この酸化膜１２上
には、Ｎ型の単結晶シリコン膜（ＳＯｆ膜）１３が０．
１ａ程度に薄膜化されて形成されている。

ＳＯＩ膜１３には、その略中央部にＮ＋型のエミッタ領
域１４が形成され、エミッタ領域１４を挾み込むように
その両側に一対のベース領域１５ａ、１５ｂが、それぞ
れ分離されて形成されている。それぞれのベース領域１
５ａ　、　　１５ｂの外側に、すなわち、それぞれのベ
ース領域１５ａ、１５ｂを共通のエミッタ領域１４とで
挾み込むように、Ｎ型及びＮ＋型からなる一対のコレク
タ領域１６ａ　、　　１６ｂがそれぞれ分離されて形成
されている。

これにより、一対のバイポーラトランジスタは、共通の
エミッタ領域１４、ベース領域１５ａ、コレクタ領域１
６ａからなる一方のバイポーラトランジスタと、共通の
エミッタ領域１４、ベース領域１５ｂ１コレクタ領域１
６ｂからなる他方のバイポーラトランジスタが、ＳＯＩ
膜１３の横方向に平面的に形成されて構成されている。

エミッタ領域１４上には、この領域が真性エミッタ領域
となるのに対して、外部エミッタ領域となるＮ＋型の多
結晶シリコン膜１７が形成され、この多結晶シリコン膜
１７上にエミッタ電極１８が形成されている。

それぞれのベース領域１５ａ　、　　１５ｂ上には、こ
れらの領域が真性ベース領域となるのに対して、外部ベ
ース領域となるＰ＋型の多結晶シリコン膜１９ａ　、　
　１９ｂが、シリコンの酸化膜２０及び窒化膜２１によ
り周囲と絶縁されて形成されている。

それぞれの多結晶シリコン膜１９ａ　、　　１９ｔ）上
には、ベース電極２２ａ、２２ｂが形成されている。

Ｎ＋型のそれぞれのコレクタ領域１６には、コレクタ電
極２３ａ、２３ｂが形成されている。

次に、上記構造の一製造方法を第２図に示す工程断面図
を用いて説明する。

まず、シリコン基板１１上に熱酸化法により酸化膜１２
を形成した後、この酸化膜１２上にＮ型の不純物を１０
”　ｃｒ３程度含むシリコンの単結晶膜を１００ＯＡ程
度の厚さに薄膜化して堆積形成する。続いて、この単結
晶膜を形成しようとする一対のバイポーラトランジスタ
における真性トランジスタ領域の寸法に応じてパターニ
ングして、Ｓｏｌ膜１３を形成する（第２図（ａ））。

次に、Ｓｏｌ膜１３の表面に酸化膜２０を２００人程度
の厚さに形成する。続いて、全面にシリコンの窒化膜２
１を５００人程度の厚さに形成する（第２図（ｂ））。

次に、窒化膜２１上にレジストパターン２４を形成し、
これをマスクとしてＮ型の不純物となるＡｓをＳｏｌ膜
１３に高程度にイオン注入して、Ｎ１型のコレクタ領域
１６ａ　、　　１６ｂをＳｏｌ膜１３の両端部に形成す
る（第２図（Ｃ））。

次に、レジストパターン２４を除去した後、全面にボロ
ンを不純物として１０”　ｃ「３程度含むＰ１型の多結
晶シリコン膜１９を形成する。その後、ＳＯＩ膜１３の
略中央部上の多結晶シリコン膜１９に開口部２５をＲＩ
Ｅ法により形成する。

続いて、多結晶シリコン膜１９の表面に熱酸化法により
酸化膜２０を形成する（第２図（ｄ））。

次に、開口部２５の下部及び多結晶シリコン膜１９の両
端下部の窒化膜２１及び酸化膜２０をウェットエツチン
グ法によって除去する。その後、多結晶シリコンを全面
に堆積形成し、Ｐ＋型の多結晶シリコン膜１９の両端下
部とＳｏｌ膜１３との間に堆積された多結晶シリコン膜
２６が残存すように、堆積された多結晶シリコンをエッ
チバック法によりエツチング除去する（第２図（０））
。

次に、熱酸化法によりＰ＋型の多結晶シリコン膜１９の
両端下部に形成されたそれぞれの多結晶シリコン膜２６
の側壁に酸化膜２０を形成する。

この熱処理によって、酸化膜２０の形成と同時に、Ｐ＋
型の多結晶シリコン膜１９に導入されたボロンをＳｏｌ
膜１膜中３中散させる。これにより、一対のＰ型のベー
ス領域１５ａ　、　　１５ｂをＳＯＩ膜１３に形成する
。続いて、上記の熱酸化により開口部２５下の表面に形
成された酸化膜（図示せず）を除去した後、リンを不純
物として１０２ｅ「３程度含む不純物濃度の高い多結晶
シリコン膜１７を開口部２５が埋込まれるように全面に
堆積形成する。その後、開口部２５に埋込まれた多結晶
シリコン膜１７の高さが酸化膜２０の表面と同程度とな
るように、堆積形成された多結晶シリコン膜１７をエッ
チバック法によりエツチング除去する。ひき続いて、開
口部２５内に形成された多結晶シリコン膜１７からリン
を熱アニールによりＳＯＩ膜１３に拡散させる。これに
より、Ｐ型のベース領域１５ａ、１５ｂ間にそれぞれの
領域と接合されるＮ＋型のエミッタ領域１４を形成する
。

その後、エミッタ領域１４上を略中央としてＮ型のコレ
クタ領域１６ａ　、　　１６ｂ上の表面にわたってレジ
ストパターン２７を形成する（第２図（「））。

次に、レジストパターン２７をマスクとして、ＲＩＥ法
により酸化膜２０、Ｐ＋型の多結晶シリコン膜１９及び
窒化膜２１をエツチング除去する。

その後、Ｐ＋型の多結晶シリコン膜の露出された側壁に
酸化膜２０を形成する。これにより、周囲を酸化膜２０
及び窒化膜２１で囲まれた多結晶シリコン膜１９ａ　、
　　１９ｂからなるそれぞれの外部ベース領域が形成さ
れる（第２図（ｇ））。

次に、レジストパターン２７を除去した後、それぞれの
多結晶シリコン膜１９ａ　、　　１９ｂ上の一部の酸化
膜２０を開口し、それぞれの多結晶シリコン膜１９ａ　
、　　１９ｂにベース電極２２ａ、２２ｂを形成する。

また、Ｎ＋型のコレクタ領域１６ａ、１６ｂを被覆して
いる酸化膜２０の一部を除去して、それぞれのＮ＋型の
コレクタ領域１６ａ。

１６ｂにコレクタ電極２３ａ、２３ｂを形成する。

さらに、Ｎ＋型の多結晶シリコン膜１７上にエミッタ電
極１８を形成し、第１図に示す構造の一対のバイポーラ
トランジスタが完成する（第２図（ｈ））。

このようにして製造される第１図に示す構造にあっては
、ＳＯＩ膜１３で形成された一対のバイポーラトランジ
スタにおける真性トランジスタ領域の幅に相当するその
膜厚が、既存の製造技術では０．１ａ程度にまで容易に
薄膜化が可能となる。

さらに、真性ベース領域１５ａ　、　　１５ｂは、外部
ベース領域となる多結晶シリコン膜１９ａ、１９ｂから
の拡散速度の速いボロンの拡散によってＰ型に不純物化
される。これらのことから、ベース領域１５ａ　、　　
１５ｂは高濃度化が可能となり、ベース抵抗を低減する
ことができる。

また、真性トランジスタ領域となるＳｏｌ膜１３は、そ
の周囲の大部分が絶縁膜で覆われているため、トランジ
スタを構成するそれぞれの領域の寄生容量が低減される
。

さらに、ベース領域１５ａ、１５ｂとエミッタ領域１４
との接合面積及び、ベース領域１５ａ。

１５ｂとコレクタ領域１６ａ　、　　１６ｂとの接合面
積は、Ｓｏｌ膜１３の膜厚で決定され、この膜厚を薄膜
化することが可能であることから、それぞれの領域の接
合容量が低減される。

この結果、これらベース抵抗と接合及び寄生容量の低減
により、高速動作が可能となる。

一方、一対のバイポーラトランジスタは、それぞれのベ
ース領域１５ａ、１５ｂ及びコレクタ領域１６ａ　、　
　１６ｂが共通のエミッタ領域１４によって分離されて
いる。したがって、従来構造のように両トランジスタを
分離するための分離領域を必要としない。すなわち、エ
ミッタ領域１４が両バイポーラトランジスタの分離領域
を兼用していることになる。これにより、一対のバイポ
ーラトランジスタからなるＣＭＬ回路の回路面積は、基
本的にトランジスタの真性領域の面積によって決定され
るので、回路面積の縮少化が可能となる。

次に、この発明の他の実施例を説明する。

第３図はこの発明の他の実施例の構造を示す断面図であ
る。

この実施例の特徴とするところは、第１図に示した構造
に対して、Ｐ型のシリコン基板３】中に形成されたＮ型
の高濃度な不純物領域３２を種部として、酸化膜１２中
のＮ＋型の不純物領域３３及びＳｏｌ膜１３を形成した
ことにある。なお、第３図において、第１図と同符号の
ものは同一機能を有するものであり、その説明は省略す
る。

このような構造にあっては、前記実施例と同様の効果を
得ることができるとともに、Ｓｏｌ膜１３の略中央部に
形成されるエミッタ領域１４がＮ１型の不純物領域３２
．３３と一体化されて、トランジスタの動作時に発生す
る熱が基板３１に効率良く伝導されるため、熱によるト
ランジスタの加熱が抑制され、熱に対して動作の安定性
を図ることができる。

次に、第３図に示す構造の一製造方法を第４図に示す工
程断面図を参照して説明する。

まず、Ｐ型のシリコン基板３１にＮ型の不純物を選択的
にイオン注入して、Ｎ＋型の不純物領域３３をシリコン
基板３１中に形成する。続いて、シリコン基板３１の表
面に酸化膜１２を堆積形成した後、不純物領域３３上に
形成された酸化膜１２の一部を除去して、開口部を設け
る。その後、不純物領域３３を種部として固相エピタキ
シャル法により、Ｎ型のシリコン単結晶ＩＩ（Ｓｏｌ膜
）１３を成長形成する（第４図（ａ））。

次に、第２図（ｂ）乃至第２図（０）と同様な第４図（
ｂ）乃至第４図（ｅ）に示す工程を経て、第４図（ｅ）
に示す構造を得る。

次に、第２図（ｆ）に示したと同様にして、ベース領域
１５ａ　、　　１５ｂ及びエミッタ領域１４を形成する
。その後、エミッタ領域１４上を略中央として開口部が
埋込まれてＮ型のコレクタ領域１６ａ、１６ｂ上の表面
にわたってレジストパターン３４を形成する（第４図（
「））。

次に、第２図（ｇ）に示したと同様の工程を経て、第４
図（ｇ）に示すようなエミッタ領域１４上に酸化膜２０
が形成された構造を得る。

次に、第２図（ｈ）で示したと同様の工程を経て、ベー
ス電極２２ａ、２２ｂ及びコレクタ電極２３ａ、２３．
ｂを形成し、第３図に示す構造の一対のバイポーラトラ
ンジスタが形成される（第４図（ｈ））。

［発明の効果］ 以上説明したように、この発明によれば、絶縁膜上に薄
膜化されて形成された半導体膜を真性トランジスタ領域
とし、エミッタ領域を共通としてその両側にそれぞれの
バイポーラトランジスタのベース領域及びコレクタ領域
を横方向に形成するようにしたので、一対のバイポーラ
トランジスタを形成するための占有面積を縮少化するこ
とが可能となり、高集積化に寄与することができる。ま
た、ベース抵抗及び接合容量や寄生容量を低減すること
が可能となり、これにより、動作速度の高速化を図るこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構造断面図、第２図
は第１図に示す構造の一製造方法を示す工程断面図、第
３図はこの発明の他の実施例を示す構造断面図、第４図
は第３図に示す構造の一製造方法を示す工程断面図、第
５図は従来のバイポーラトランジスタの構造を示す断面
図、第６図は従来のＣＭＬの構造を示す断面図である。 １１．３１・・・シリコン基板、 １２．２０・・・酸化膜、　　１３・・・ＳＯＩ膜１４
・・・エミッタ領域、 １５ａ、１５ｂ・・・ベース領域、 １６ａ　、　　１６ｂ・・・コレクタ領域、１７．１９
．２６・・・多結晶シリコン膜、２１・・・窒化膜、 ３２．３３・・・Ｎ＋型の不純物領域。

Claims (1)

【特許請求の範囲】
1. 絶縁膜上に薄膜化されて形成された半導体膜の横方向に
   、それぞれのベース領域及びコレクタ領域が両側に形成
   されたエミッタ領域を共通とする一対のバイポーラトラ
   ンジスタが形成されてなることを特徴とする半導体装置
   。