JPH0381848A

JPH0381848A - 誤り情報保持回路

Info

Publication number: JPH0381848A
Application number: JP1219351A
Authority: JP
Inventors: Michio Suzuki; 道夫鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-25
Filing date: 1989-08-25
Publication date: 1991-04-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はデータの再生（記録）を行うシステムやデータ
伝送、データ通信を行うシステムに用いられる誤り情報
保持回路に関する。

（従来の技術）ＣＤ方式を用いて読み出し専用のデータ記録媒体として
用いる方式として、ＣＤ−ＲＯＭ　（Ｃ。

−ｐａｃｔ　Ｄｉｓｃ−Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏ
ｒｙ　）方式のディスク再生装置などのデータ再生シス
テムやコンビュータネ゛ットワークなどのデータ通信シ
ステムにおいては、ディジタルデータにエラーが発生し
た場合、このデータを訂正、補正することが行われてい
る。

エラーデータの訂正、補正を行う場合、そのデータのア
ドレス信号を保持しておき、そのデータの処理を行うと
きに、エラー訂正信号をエラー訂正回路に出力し、その
データのエラー訂正が行われるようになっている。

ところで、上述のアドレス信号を保持する回路としては
、第３図に示すように、信号処理部１に１アドレス、１
ｂｉｔの記憶の外部ＲＡＭ２を接続したものがある。な
お、同図において、３はアドレスデータライン、４は書
き込みパルスライン、５はデータ人出カラインである。

しかしながら、このような保持回路では、回路の小型化
を図るようＲＡＭをＩＣ内に取り込むと、ＩＣが高価な
ものになるという不具合がある。

（発明が解決しようとする課題）上述したように従来では、回路の小型化を図るようＲＡ
ＭをＩＣ内に取り込むと、ＩＣが高価なものになるとい
う不具合がある。

本発明は上述した従来の課題を解決するためのもので、
ＲＡＭ機能をＩＣ内に取り込んで回路の小型化およびコ
ストダウンを図ることのできる誤り情報保持回路を提供
することを目的としている。

［発明の構成］（課題を解決するための手段）本発明は、エラーデータのアドレス値を保持する複数の
アドレス保持回路と、保持されたアドレス値とデータ処
理時において入力されるアドレス値とを比較し、これら
のアドレス値が一致したときに一致信号を出力する複数
の比較回路と、前記比較回路からの一致信号が出力され
たときにデータのエラー訂正指示信号を出力する訂正指
示信号出力回路とを備えたものである。

（作　用）本発明では、エラーデータのアドレス値を保持し、保持
されたアドレス値とデータ処理時において入力されるア
ドレス値とを比較し、これらのアドレス値が一致したと
きに一致信号を出力する。

そして一致信号が出力されたときにデータのエラー訂正
指示信号を出力するので、ＲＡＭ機能をＩＣ内に取り込
んで回路の小型化およびコストダウンを図ることができ
る。

（実施例）以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例の誤り情報保持回路を示す図
である。

同図に示すようにこの回路は、アドレス入力からのＲＡ
Ｍのアドレスデータを保持する複数のアドレス保持回路
１１ａ〜１１ｅと、これらの回路のアドレスデータとア
ドレス入力からのデータ処理時におけるアドレスデータ
とを比較しデータが一致したときに一致信号を出力する
複数の比較回路１２ａ〜１２ｅと、これらの比較回路１
２ａ〜１２ｅおよび後述する外部ＲＡＭからの信号の和
をとる合成回路１３と、アドレス保持回路１１ａ〜１１
ｅに書き込みパルスを出力し全てのアドレス保持回路１
１ａ〜１１ｅの書き込みが終了すると５ＴＯＰ信号を出
力するカウンタ１４と、このカウンタ１４に書き込みタ
イミングのパルスを出力するＯＲゲート１５と、外部Ｒ
ＡＭ１６を接続しているときに外部ＲＡＭ１６のデータ
入出力に対してデータ入力を０ｐｅｎ／Ｃ１ｏｓｅする
バッファゲート１７から構成される。なお、外部ＲＡＭ
１６は、必要に応じてこの回路に接続可能となっている
。

次にこのように構成された誤り情報保持回路の動作につ
いて説明する。

まず、記憶するアドレス値をアドレス入力にセットし、
書き込みセレクト信号を書き込み側にし、（データ入力
の信号が外部ＲＡＭデータ入出力に送られる：バッファ
ゲート１７は信号スルーの状態）データ入力の信号がＬ
ｏｗレベルで書き込みパルスを発生したとき、カウンタ
１４よりアドレス保持回路１１ａに書き込みパルスが送
られ、アドレス保持回路１１ａにアドレス値が保持され
る。

そして、順次、アドレス値がセットされてデータ入力の
信号がＬｏｗレベルで書き込みパルスを発生すると、カ
ウンタ１４はアドレス保持回路１１ｂに、次にアドレス
保持回路ｌｉｅと書き込みパルスの発生をシフトしてア
ドレス値を保持していく。

そして、アドレス保持回路１１ｅにアドレス値を保持す
ると、カウンタ１４からストップ信号を発生させてアド
レス保持回路１１ａ〜１１ｅのアドレス保持動作を停止
するようにする。そして、上述したように、アドレス値
を記憶した後、読み出しのためのアドレス値をアドレス
入力にセットすると、各比較回路１２ａ〜１２ｅにより
アドレス保持回路１１ａ〜１１ｅに保持されているアド
レス値と比較し、同一アドレス値である場合、合成回路
１３に一致信号を出力する。これにより、合成回路１３
は、比較回路１２ａ〜１２ｅおよび外部ＲＡＭ１６から
の信号をデータ出力として出力する。なお、データ出力
として出力を行う場合、書き込んだデータ値がＬｏνレ
ベルである場合としている。

また、新たなアドレス値を各アドレス保持回路１１ａ〜
１１ｅに書き込むには、−旦クリア信号によりアドレス
保持回路１１ａ〜ｌｌｅの内容を全て消去した後、行う
。

次に、上述の誤り情報保持回路に保持されたアドレス値
の読み出し動作を第２図のフローチャートを用いて説明
する。

まず、外部ＲＡＭ１６が接続されているか否かが判定さ
れる（ステップ２０１）。接続されていると判定された
場合は、外部ＲＡＭ１６からアドレス値を読み出しくス
テップ２０２）、そのアドレス値に対応するデータの訂
正を行う（ステップ２０３）。

また、外部ＲＡＭ１６が接続されていないと判定された
場合は、誤り情報保持回路からのアドレス値を読み出し
くステップ２０４）、さらにストップ信号があるか否か
を判定する（ステップ２０５）。ストップ信号がある場
合は、リトライ回数が指定値を越えたか否かが判定され
る（ステップ２０６）。指定値以上である場合は、エラ
ー表示を行う（ステップ２０７）。また、指定値以下で
ある場合は、ステップ２０４に戻り、誤り情報保持回路
からのアドレス値を読み出す。

また、ステップ２０５においてストップ信号がない場合
は、データの訂正を行う（ステップ２０３）。

なお、この実施例の誤り情報保持回路では、アドレス保
持回路と比較回路とを組にし、追加することによりさら
に多くのアドレス値を保持させることができ、また、上
述の外部ＲＡＭＩ　６を接続することにより、大容量の
データ保持に対応することが可能である。

また、上述した実施例の動作において、アドレス保持回
路１１ａ〜ｌｉｅの内容を書き替える際、クリア信号に
よる消去を行わず、直接新たなアドレス値を保持させて
もよい。また、データ入力がＬｏｗレベルでアドレス値
をアドレス保持回路に保持させたが、データ入力に反転
回路を設けることにより、データ入力が旧レベルでアド
レス値を保持させてもよい。

［発明の効果］以上説明したように本発明の誤り情報保持回路は、エラ
ーデータのアドレス値を保持し、保持されたアドレス値
とデータ処理時において入力されるアドレス値とを比較
し、これらのアドレス値が一致したときに一致信号を出
力する。そして一致信号が出力されたときにデータのエ
ラー訂正指示信号を出力するので、ＲＡＭ機能をＩＣ内
に取り込んで回路の小型化およびコストダウンを図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例の誤り情報保持回路を説明す
るための図、第２図は第１図の回路におけるデータ読出
し動作を説明するためのフローチャート、第３図は従来
の誤り情報保持回路を示す図である。１１ａ〜１１ｅ・・・アドレス保持回路、１２ａ〜１２
ｅ・・・比較回路、１３・・・合成回路、１４・・・カ
ウンタ、５・・・ＯＲゲート、６・・・外部ＲＡＭ。７・・・バッファゲート。

Claims

【特許請求の範囲】エラーデータのアドレス値を保持する複数のアドレス保
持回路と、保持されたアドレス値とデータ処理時において入力され
るアドレス値とを比較し、これらのアドレス値が一致し
たときに一致信号を出力する複数の比較回路と、前記比較回路からの一致信号が出力されたときにデータ
のエラー訂正指示信号を出力する訂正指示信号出力回路
とを具備することを特徴とする誤り情報保持回路。