JPH0369109A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0369109A JPH0369109A JP1205064A JP20506489A JPH0369109A JP H0369109 A JPH0369109 A JP H0369109A JP 1205064 A JP1205064 A JP 1205064A JP 20506489 A JP20506489 A JP 20506489A JP H0369109 A JPH0369109 A JP H0369109A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposed
- gate region
- operating layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000010894 electron beam technology Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract 1
- 239000004926 polymethyl methacrylate Substances 0.000 abstract 1
- 101000988229 Homo sapiens Protocadherin gamma-A12 Proteins 0.000 description 2
- 102100029264 Protocadherin gamma-A12 Human genes 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は微細な電界効果トランジスタを用いた半導体装
置の製造方法に関する。
置の製造方法に関する。
〔従来の技術］
低雑音素子及び高速ＩＣなどに応用されている電界効果
トランジスタ（ＦＥＴ ）では、微細ゲートの形成が素
子特性を決定する重要な要素技術となっている。
トランジスタ（ＦＥＴ ）では、微細ゲートの形成が素
子特性を決定する重要な要素技術となっている。
最近、ポイント電子ビーム（以下、ＥＢという）露光に
よって０．Ｉｐｍ程度の微細レジストパターンを形威し
、ゲートを形成することが試みられている。
よって０．Ｉｐｍ程度の微細レジストパターンを形威し
、ゲートを形成することが試みられている。
また、急速な進展を見せている集束イオンビーム（以下
、ＦＩＢという）によっても同様な試みがなされている
。
、ＦＩＢという）によっても同様な試みがなされている
。
［発明が解決しようとする課題］
従来技術に述べたように微細なゲートのレジスト露光が
ＥＢ及びＦＩＢで行われてきているが、ポイントＥＢを
用いて半導体基板面内のゲート領域を露光すると、露光
に長時間を必要とする。ましてや、ＩＣ−ＬＳＩのパタ
ーンになると、露光時間が非常に長くなる。一方、ＦＩ
Ｂでは、ＥＢに比べるとレジストの感度が二桁よくスル
ープットが向上するが、基板に与える損傷及び残留イオ
ンが問題となる。
ＥＢ及びＦＩＢで行われてきているが、ポイントＥＢを
用いて半導体基板面内のゲート領域を露光すると、露光
に長時間を必要とする。ましてや、ＩＣ−ＬＳＩのパタ
ーンになると、露光時間が非常に長くなる。一方、ＦＩ
Ｂでは、ＥＢに比べるとレジストの感度が二桁よくスル
ープットが向上するが、基板に与える損傷及び残留イオ
ンが問題となる。
本発明の目的はこのように従来問題となっているＥＢｊ
ｌ光のスループットが上がらない点、及びＦＩＢｆｆ光
の基板に対して損傷あるいは残留イオンが導入される点
を回避し得る半導体装置の製造方法を提供することにあ
る。
ｌ光のスループットが上がらない点、及びＦＩＢｆｆ光
の基板に対して損傷あるいは残留イオンが導入される点
を回避し得る半導体装置の製造方法を提供することにあ
る。
［課題を解決するための手段］
前記目的を達成するため、本発明による半導体装置の製
造方法は、半導体基板上に形成される電界効果トランジ
スタにおいて、動作層上に形成される該電界効果トラン
ジスタのゲート領域は電子線を用いてレジストを露光し
、動作層以外のゲート領域はイオンビームによりレジス
トを露光するものである。
造方法は、半導体基板上に形成される電界効果トランジ
スタにおいて、動作層上に形成される該電界効果トラン
ジスタのゲート領域は電子線を用いてレジストを露光し
、動作層以外のゲート領域はイオンビームによりレジス
トを露光するものである。
本発明は動作層上にないゲートパターンやゲートパッド
パターンをレジストの感光感度に優れるＦＩＢを用いて
露光し、動作層上にある微細ゲートパターンを損傷の問
題のないＥＢにより露光を行うことで、ＥＢの有してい
る微細性を有効に生かし、０．１ｐｍ以下の微細ゲート
を形成し、しかも全体のスルーブツトを上げるものであ
る。
パターンをレジストの感光感度に優れるＦＩＢを用いて
露光し、動作層上にある微細ゲートパターンを損傷の問
題のないＥＢにより露光を行うことで、ＥＢの有してい
る微細性を有効に生かし、０．１ｐｍ以下の微細ゲート
を形成し、しかも全体のスルーブツトを上げるものであ
る。
この露光方法は、ＥＢとＦＩＢを用いた、いわゆるハイ
ブリッド露光となっており、特に、ＥＢとＦＩＢでは、
共通の目合わせマークを用いて、露光の位置制御を行う
ことができ有利である。
ブリッド露光となっており、特に、ＥＢとＦＩＢでは、
共通の目合わせマークを用いて、露光の位置制御を行う
ことができ有利である。
〔実施例］
以下、本発明の実施例として、ＧａＡｓＦＥＴのゲート
露光に本発明を用いた場合について、図面を参照して説
明する。
露光に本発明を用いた場合について、図面を参照して説
明する。
まず、図において、動作層１及び目合わせマークが設け
られたＧａＡｓ基板上に、約１ｐｍの厚さのＰＭＨＡ系
のポジレジストを被着した後に、第１図（ａ）に示すよ
うに、目合わせマークを基準にして、動作層ｌ上にＯ，
Ｉｐｍのゲート領域をビーム径０．１１１ｍ、加速電圧
５０ｋ ｅ Ｖの条件で電子ビーム２によりレジストの
露光を行う。第１図（ａ）中、４は電子ビーム（ＥＢ）
２で露光された領域を示す。次に第１図（ロ）に示すよ
うに、同じ目合わせマークを基準にして、１００ｋｅＶ
、 ２Ｘ１０”ｃｍ−’の条件でイオンビーム（ＦＩＢ
） ３により動作層以外のゲート領域及びゲートパッド
領域のレジストを露光する。５はＦＩＢ３で露光された
領域を示す。次にＥＢ２及びＦＩＢ３で露光された領域
４，５を現像してゲート領域のパターンニングを完了さ
せる。
られたＧａＡｓ基板上に、約１ｐｍの厚さのＰＭＨＡ系
のポジレジストを被着した後に、第１図（ａ）に示すよ
うに、目合わせマークを基準にして、動作層ｌ上にＯ，
Ｉｐｍのゲート領域をビーム径０．１１１ｍ、加速電圧
５０ｋ ｅ Ｖの条件で電子ビーム２によりレジストの
露光を行う。第１図（ａ）中、４は電子ビーム（ＥＢ）
２で露光された領域を示す。次に第１図（ロ）に示すよ
うに、同じ目合わせマークを基準にして、１００ｋｅＶ
、 ２Ｘ１０”ｃｍ−’の条件でイオンビーム（ＦＩＢ
） ３により動作層以外のゲート領域及びゲートパッド
領域のレジストを露光する。５はＦＩＢ３で露光された
領域を示す。次にＥＢ２及びＦＩＢ３で露光された領域
４，５を現像してゲート領域のパターンニングを完了さ
せる。
このレジストに対してゲートメタル（Ｔｉ／ＡＱ）を蒸
着し、リフトオフすることによりゲートが形成できる。
着し、リフトオフすることによりゲートが形成できる。
これを用いてＧａＡｓＦＥＴを作製したところ、０．１
１Ｉｍゲートで相互コンダクタンスｇｎ＋ ＝ ５００
ｍ５／ ｍｍ 、遮断周波数ｆＴ＝８０ＧＨｚと非常に
良好な特性が得られ、さらにゲートのパターンニングに
費やした時間は、基板の全てのゲートパターンをＥＢの
みで行った場合の１２時間に対し、本発明を用いた場合
には１時間と大幅な短縮がなされた。
１Ｉｍゲートで相互コンダクタンスｇｎ＋ ＝ ５００
ｍ５／ ｍｍ 、遮断周波数ｆＴ＝８０ＧＨｚと非常に
良好な特性が得られ、さらにゲートのパターンニングに
費やした時間は、基板の全てのゲートパターンをＥＢの
みで行った場合の１２時間に対し、本発明を用いた場合
には１時間と大幅な短縮がなされた。
以上説明したように本発明によれば、ポイントＥＢとＦ
ＩＢ露光とを効果的に組合せることで、基板に損傷を与
えずにゲート長０．ｌｐｍ以下にまで微細化した高性能
なＦＥＴが実現でき、しかも、ＦＩＢ露光を用いること
でゲートのパターンニングのスループットが大幅に向上
できる。
ＩＢ露光とを効果的に組合せることで、基板に損傷を与
えずにゲート長０．ｌｐｍ以下にまで微細化した高性能
なＦＥＴが実現でき、しかも、ＦＩＢ露光を用いること
でゲートのパターンニングのスループットが大幅に向上
できる。
この方法は、単体素子及び集積回路の製造方法として広
い応用分野で利用できる。
い応用分野で利用できる。
第１図（ａ）、（ロ）は本発明の一実施例を説明するた
めの製造工程図である。 １・・・動作層 ２・・・ＥＢ３・・・ＦＩ
Ｂ ４・・・ＥＢで露光された領域５・
・・ＦＩＢで露光された領域
めの製造工程図である。 １・・・動作層 ２・・・ＥＢ３・・・ＦＩ
Ｂ ４・・・ＥＢで露光された領域５・
・・ＦＩＢで露光された領域
Claims (1)
- （１）半導体基板上に形成される電界効果トランジスタ
において、動作層上に形成される該電界効果トランジス
タのゲート領域は電子線を用いてレジストを露光し、動
作層以外のゲート領域はイオンビームによりレジストを
露光することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205064A JPH0369109A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205064A JPH0369109A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369109A true JPH0369109A (ja) | 1991-03-25 |
Family
ID=16500833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205064A Pending JPH0369109A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369109A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090690A (ko) * | 2000-04-10 | 2001-10-19 | 기요모토 마사오 | 소형물 수납용기 |
| US7121407B2 (en) | 2003-09-08 | 2006-10-17 | Plano Molding Company | Utility case |
| KR100826551B1 (ko) * | 2006-10-09 | 2008-04-30 | 심플렉스 인터넷 주식회사 | 수험 시간관리 시계 및 이를 이용한 수험 시간관리 시스템 |
| KR100861237B1 (ko) * | 2006-10-26 | 2008-10-02 | 한태환 | 시험용 시간 관리 시계 |
-
1989
- 1989-08-08 JP JP1205064A patent/JPH0369109A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090690A (ko) * | 2000-04-10 | 2001-10-19 | 기요모토 마사오 | 소형물 수납용기 |
| US7121407B2 (en) | 2003-09-08 | 2006-10-17 | Plano Molding Company | Utility case |
| KR100826551B1 (ko) * | 2006-10-09 | 2008-04-30 | 심플렉스 인터넷 주식회사 | 수험 시간관리 시계 및 이를 이용한 수험 시간관리 시스템 |
| KR100861237B1 (ko) * | 2006-10-26 | 2008-10-02 | 한태환 | 시험용 시간 관리 시계 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0369109A (ja) | 半導体装置の製造方法 | |
| JP3393237B2 (ja) | 半導体装置の製造方法 | |
| JPH02231731A (ja) | 半導体装置の製造方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JPH03265117A (ja) | 半導体装置の製造方法 | |
| JPH0434822B2 (ja) | ||
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61161717A (ja) | ゲ−ト電極パタ−ンの形成方法 | |
| JPH02133927A (ja) | 半導体装置の製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| JPH03194926A (ja) | 半導体装置の製造方法 | |
| JPH02201922A (ja) | 半導体装置の製造方法 | |
| JPH021106A (ja) | パターン形成方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS62162334A (ja) | 半導体装置の製造方法 | |
| JPS63220575A (ja) | 半導体装置の製法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH0513455A (ja) | 半導体装置の製造方法 | |
| JPS63155770A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02192733A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03276732A (ja) | 電極構造の形成方法とそれを用いた半導体装置 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04365332A (ja) | 半導体装置の製造方法 | |
| JPH02278738A (ja) | 半導体装置の製造方法 |