JPH036581U - - Google Patents

Info

Publication number
JPH036581U
JPH036581U JP4844490U JP4844490U JPH036581U JP H036581 U JPH036581 U JP H036581U JP 4844490 U JP4844490 U JP 4844490U JP 4844490 U JP4844490 U JP 4844490U JP H036581 U JPH036581 U JP H036581U
Authority
JP
Japan
Prior art keywords
digital signal
main memory
parallel
signal
radar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4844490U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4844490U priority Critical patent/JPH036581U/ja
Publication of JPH036581U publication Critical patent/JPH036581U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【図面の簡単な説明】
第１図はこの考案によるレーダ装置の一例を示
すブロツク図、第２図はその説明に供するための
タイムチヤート、第３図は８相クロツク発生器１
５，２６の動作を説明するためのタイムチヤート
、第４図は標本化保持回路１６の一例を示す論理
回路図、第５図はアドレス発生部１９の一例を示
す論理回路図、第６図は第５図の動作を説明する
ためのタイムチヤート、第７図は主メモリの読出
し動作を説明するためのタイムチヤートである。 １３：ＡＤ変換器、１４：直並列変換手段、１
８：主メモリ、１９：アドレス発生部、２２：相
関回路、２３：並直列変換回路。
補正 平２．６．２ 実用新案登録請求の範囲を次のように補正する
。
【実用新案登録請求の範囲】 レーダ探知信号をＡＤ変換器によりデジタル信
号に変換し、そのデジタル信号を主メモリに書込
み、その主メモリを上記書込み速度よりも遅い速
度で読出してレーダ表示信号を得るリタイミング
表示レーダ装置において、上記ＡＤ変換器よりの
デジタル信号をｎ（ｎは２以上の整数）サンプル
の並列デジタル信号に変換する直並列変換手段と
、その変換された並列デジタル信号を同時に上記
主メモリに書込む書込み手段と、書込み読出し切
替え信号が供給され、これを２分の１に分周する
フリツプフロツプと、上記主メモリに対する書込
み時に、上記ｎサンプルの並列デジタル信号への
変換と同期したパルスが入力され、上記主メモリ
に対する読出し時に、読出しパルスが入力され、
これらパルスを計数するアドレスカウンタと、そ
のアドレスカウンタの各ビツトがその最下位ビツ
トを、最下位から２番目のビツトのＡ入力端に合
せてＡ入力端へそれぞれ入力され、最下位ビツト
のＡ入力端に上記フリツプフロツプの出力が入力
され、上記アドレスカウンタの各ビツトがその最
下位ビツトを、最下位ビツトのＢ入力端に合せて
Ｂ入力端へそれぞれ入力され、上記書込み読出し
切替え信号により制御されて、書込み時に上記各
Ａ入力端の入力を選択して上記主メモリへアドレ
スとして供給し、読出し時に上記各Ｂ入力端の入
力を選択して上記主メモリヘアドレスとして供給
するセレクタと、読出し時に上記主メモリから読
出されたｎサンプルの並列デジタル信号とその１
アドレス前に読出されたｎサンプルの並列デジタ
ル信号との相関をとる相関回路と、その相関回路
よりのｎサンプル並列出力デジタル信号を直列デ
ジタル信号に変換して上記レーダ表示信号を得る
並直列変換手段とを設けたことを特徴とするリタ
イミング表示レーダ装置。

Claims (1)

    【実用新案登録請求の範囲】
  1. レーダ探知信号をＡＤ変換器によりデジタル信
    号に変換し、そのデジタル信号を主メモリに書込
    み、その主メモリを上記書込み速度よりも遅い速
    度で読出してレーダ表示信号を得るタイミング表
    示レーダ装置において、上記ＡＤ変換器よりのデ
    ジタル信号をｎ（ｎは２以上の整数）サンプルの
    並列デジタル信号に変換する直並列変換手段と、
    その変換された並列デジタル信号を同時に上記主
    メモリに書込む書込み手段と、その主メモリから
    読出されたｎサンプルの並列デジタル信号を直列
    デジタル信号に変換して上記レーダ表示信号を得
    る並直列変換手段とを設けたことを特徴とするリ
    タイミング表示レーダ装置。
JP4844490U 1990-05-09 1990-05-09 Pending JPH036581U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4844490U JPH036581U (ja) 1990-05-09 1990-05-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4844490U JPH036581U (ja) 1990-05-09 1990-05-09

Publications (1)

Publication Number Publication Date
JPH036581U true JPH036581U (ja) 1991-01-22

Family

ID=31565258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4844490U Pending JPH036581U (ja) 1990-05-09 1990-05-09

Country Status (1)

Country Link
JP (1) JPH036581U (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121132U (ja) * 1984-05-26 1986-07-30
JPH06271067A (ja) * 1993-03-18 1994-09-27 Dainippon Screen Mfg Co Ltd 薄板材浸漬装置
EP4345867A1 (en) 2022-09-26 2024-04-03 SCREEN Holdings Co., Ltd. Substrate treating apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039887A (ja) * 1973-08-11 1975-04-12
JPS554508A (en) * 1978-06-26 1980-01-14 Tokyo Keiki Co Ltd Data processing system
JPS557606A (en) * 1978-07-01 1980-01-19 Tokyo Keiki Co Ltd Data processing system
JPS57135380A (en) * 1981-02-17 1982-08-20 Nippon Abionikusu Kk Digital scanning converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039887A (ja) * 1973-08-11 1975-04-12
JPS554508A (en) * 1978-06-26 1980-01-14 Tokyo Keiki Co Ltd Data processing system
JPS557606A (en) * 1978-07-01 1980-01-19 Tokyo Keiki Co Ltd Data processing system
JPS57135380A (en) * 1981-02-17 1982-08-20 Nippon Abionikusu Kk Digital scanning converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121132U (ja) * 1984-05-26 1986-07-30
JPH06271067A (ja) * 1993-03-18 1994-09-27 Dainippon Screen Mfg Co Ltd 薄板材浸漬装置
EP4345867A1 (en) 2022-09-26 2024-04-03 SCREEN Holdings Co., Ltd. Substrate treating apparatus

Similar Documents

Publication Publication Date Title
JPH036581U (ja)
KR0127236B1 (ko) 메모리 칩의 정보 이용 회로
SU1583947A1 (ru) Устройство дл считывани и отображени изображений объектов
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기
JP2766006B2 (ja) エラスティック・ストア方式
JP2504143B2 (ja) フレ―ム変換回路
JPH02114732A (ja) フレーム変換回路
JPS63126338A (ja) デ−タ送受信回路
SU1496008A1 (ru) Преобразователь двоичного кода
JPH01316820A (ja) データ転送速度変換装置
KR950013130B1 (ko) 뱅크 메모리를 이용한 고속 대용량 데이타 수집장치
SU1429105A1 (ru) Устройство дл ввода-вывода информации
KR100242692B1 (ko) 펄스 부호 변조 데이터 입력 장치
KR970057687A (ko) 피디피 티브이(pdp tv)의 메모리 장치
JPH0438017A (ja) シリアル‐パラレル変換回路
JP2000098021A (ja) バースト信号発生器及びメモリユニット
JPH0230220A (ja) シリアル／パラレル変換回路
JPH0273848U (ja)
KR950004745A (ko) 아날로그 데이타 샘플 및 저장회로
JPS61173543A (ja) アラ−ム情報転送装置
JPS6151546U (ja)
JPH0630513B2 (ja) デ−タ伝送バツフア回路
JPS6072342A (ja) 信号変換回路
JPS6350230A (ja) シリアルデ−タ記憶装置
JPH0474020A (ja) 低速同期シリアル／パラレル変換方式