SU1496008A1

SU1496008A1 - Преобразователь двоичного кода

Info

Publication number: SU1496008A1
Application number: SU874222532A
Authority: SU
Inventors: Сергей Васильевич Ротнов; Юрий Павлович Иванов; Вячеслав Николаевич Майоров; Константин Александрович Гасумян
Original assignee: Предприятие П/Я А-3821
Priority date: 1987-04-06
Filing date: 1987-04-06
Publication date: 1989-07-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл преобразовани последовательного кода в параллельно- последовательный или параллельный и наоборот. Цель изобретени - расширение функциональных возможностей преобразовател . Преобразователь двоичного кода содержит регистры 1,2 сдвига и коммутаторы 3,4. 1 ил.

Description

17

9

CD

л&

60

3149

Изобретение относитс к вычислительной технике и может быть использовано дл преобразовани последовательного кода в параллельный или параллельно-последовательный и наоборот.

Цель изобретени - расширение функциональных возможностей преобразовател .

На чертеже представлена функциональна схема преобразовател .

Преобразователь двоичной информации содержит регистры 1 и 2 сдвига и коммутаторы 3 и 4. На чертеже так- же показаны первый 5, второй 6 информационные входы, синхровход 7 преобразовател , первые управл ющие входы 8, преобразованные четвертыми и п тыми входами 9-12 регистров

сдвига, вторые управл ющие входы 13 п еобразовател J образованные первыми и вторыми входами 14-16 коммутаторов и выходы 17 и 18 преобразовател .

Преобразователь двоичного кода работает следующим образом.

Работа осуществл етс в трех режимах: преобразовани последовательного двоичного кода в параллель- ный двоичный код (режим 1); преобразовани параллельного двоичного кода в последовательйый двоичный код (режим 2); ожидани запроса(режим 3)

Дл обеспечени работы в режимах 1 и 2 на вход 16 устройства подаетс логический О. При логической 1 на входе 16 устройство работает в режиме 3: на всех выходах устройства фиксированы логические 1 независи- , МО от комбинаций сигналов на ос таль- :ных входах.

В режиме 1 работа устройства про- исходит следующим образом.

На вход 6 преобразовател после- довательно поступают биты двоичной информации, каждый из которых сопровождаетс одним синхроимпульсом, по- ступаилцим на вход 7. Прт: передаче информации число бит в двоичной пос ледовательмости . где m - разр дность регистров 1 и 2. Прием бит информации ПРОИЗВОДИТСЯ в результате работы о.цного из регистров, например 1 в режиме поразр дного сдви- Га информации. Регистр 2 в это же врем выполн ет операцию хранени m бит информации, прин тых в преды дущем цикле и зафиксированных на вторых выходах этого регистра. При этом коммутатор 3 выдает хранимый в регистре 2 тп-разр дный двоичньй код на т-разр дный выход 17 параллельного вывода информации:. После выполнени в регистре 1 m сдвигов происходит обмен функций, выполн емых регистрами, и подключение на выход

17другого информационного входа ком мутатора 3. Подобна циклическа смена функций, реализуемых регистрами 1 и 2 и коммутатором 3, выполн§- етс до момента окончани приема п разр дного последовательного двоичного кода.

В режиме 2 работа устройства происходит следуюпшм образом.

На вход 5 преобразовател поступают информационные слс/fea в виде т-разр дного параллельного двоичного кода. Параллельный прием такого кода осуществл етс при поступлении синхроимпульса на вход 7 в один из регистров, например в регистр 1, после чего этот регистр переводитс в режим хранени двоичной информации . Во врем установки на вход 5 регистр 2 выполн ет операцию поразр дного сдвига, вьщава с первого вы хода на соответствующий вход-коммутатора 4 последовательным двоичным кодом ьгомбинации сигналов, прин тую в виде т-разр дного слова в предыдущем цикле. При этом коммутатор 4 передает на выход 18 устройства т-разр дный последовательный двоичньй код. После вьтолнени в регистре 2 необходимого числа сдвигов происходит обмен функций, выполн емых регистрами, и подключение на выход

18устройства другого информадаонно- го входа комиутатора 4. Подобна циклическа смена функций, реализуемых регистрами 1 и 2 и коммутатором 4, выполн етс до момента окончани преобразовани п/т-разр дных

двоичных слов в й-разр дный последовательный двоичный код.

Claims

Формула изобретени

Преобразователь двоичного кода, содержащий регистры сдвига, первые входы которых объединены и вл ютс первыми информационными входами преобразовател , первые выходы регистров соединены с соответствующими одноименными информационными

входами первого коммутатора, отличающийс тем, что, с целью расширени функциональных возможностей , в него введен второй коммутатор, вторые выходы регистров соединены в соответствующими одно- инменными информационными входами второго коммутатора, вторые и третьи входы регистров соответственно объединены и вл ютс вторым информаци

онным входом и синхровходом преобразовател соответственно, четвертые и п тые входы регистров вл ютс соответствующими первыми управл юют- ми входами преобразовател , первые и объединенные вторые управл ющие входы коммутаторов вл ютс соответ ствующими управл юрщми входами преобразовател , выходы коммутаторов вл ютс выходами преобразовател .