JPH04258025A - 可変長符号復号回路 - Google Patents
可変長符号復号回路Info
- Publication number
- JPH04258025A JPH04258025A JP1969191A JP1969191A JPH04258025A JP H04258025 A JPH04258025 A JP H04258025A JP 1969191 A JP1969191 A JP 1969191A JP 1969191 A JP1969191 A JP 1969191A JP H04258025 A JPH04258025 A JP H04258025A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- length
- shift number
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000012856 packing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、符号長が可変の複数デ
ータの直列信号を符号長が等しい原等長符号に復号する
可変長符号復号回路に関する。
ータの直列信号を符号長が等しい原等長符号に復号する
可変長符号復号回路に関する。
【０００２】可変長符号は、発生頻度の高い事象に対し
ては短い符号語を、発生頻度の高い事象には長い符号語
を割り当てることにより、平均符号語長を固定長符号の
場合より短くして符号化効率を向上させるものであり、
画像信号の高能率符号化等における一つの有効な手段と
して広く用いられている。
ては短い符号語を、発生頻度の高い事象には長い符号語
を割り当てることにより、平均符号語長を固定長符号の
場合より短くして符号化効率を向上させるものであり、
画像信号の高能率符号化等における一つの有効な手段と
して広く用いられている。
【０００３】一般に可変長符号を伝送するシステムにお
いては、データ長の異なる有効なデータのみが連続して
伝送される。受信側においては、この詰め込まれた各々
のデータの先頭を最上位ビットとする一定のビット数を
復号単位として解読して、等長符号に復号する。復号装
置の小型化、高速処理化に伴って可変長符号復号回路に
対して小型化と高速化の要求が強い。
いては、データ長の異なる有効なデータのみが連続して
伝送される。受信側においては、この詰め込まれた各々
のデータの先頭を最上位ビットとする一定のビット数を
復号単位として解読して、等長符号に復号する。復号装
置の小型化、高速処理化に伴って可変長符号復号回路に
対して小型化と高速化の要求が強い。
【０００４】
【従来の技術】図４は、従来の可変長符号復号回路の構
成例を示すブロック図である。図において、従来の可変
長符号復号回路は、Ｓ／Ｐ変換部１、バッファメモリ部
２、回転部３と、符号語復号部４と、符号長検出部５、
符号長レジスタ６１、シフト数レジスタ６２、ＭＯＤ（
Ｎ）加算部７とからなる。伝送路インタフエイス部から
のシリアルデータは、受信順に所定のＮビット（例えば
１バイト）ずつパラレルに変換されバッファメモリ部２
に蓄えられる。バッファメモリ部２は前回受信分と今回
受信分の２バイトのパラレルデータを蓄えて常時出力し
ており、桁上げ信号ＣＲＹが入力すると出力の２バイト
を今回受信分とその次の受信分とに更新する。シフト数
ｊで制御される回転部３はビットシフタから構成され、
前記バッファメモリ部２からの２バイトのパラレルデー
タが常時入力されており、該入力２バイトデータをシフ
ト数ｊだけ上位ビット方向にシフトし、該入力の最上位
ビットからｊ＋１番目のビットを先頭ビットとする連続
する１バイトのデータを選択出力する。
成例を示すブロック図である。図において、従来の可変
長符号復号回路は、Ｓ／Ｐ変換部１、バッファメモリ部
２、回転部３と、符号語復号部４と、符号長検出部５、
符号長レジスタ６１、シフト数レジスタ６２、ＭＯＤ（
Ｎ）加算部７とからなる。伝送路インタフエイス部から
のシリアルデータは、受信順に所定のＮビット（例えば
１バイト）ずつパラレルに変換されバッファメモリ部２
に蓄えられる。バッファメモリ部２は前回受信分と今回
受信分の２バイトのパラレルデータを蓄えて常時出力し
ており、桁上げ信号ＣＲＹが入力すると出力の２バイト
を今回受信分とその次の受信分とに更新する。シフト数
ｊで制御される回転部３はビットシフタから構成され、
前記バッファメモリ部２からの２バイトのパラレルデー
タが常時入力されており、該入力２バイトデータをシフ
ト数ｊだけ上位ビット方向にシフトし、該入力の最上位
ビットからｊ＋１番目のビットを先頭ビットとする連続
する１バイトのデータを選択出力する。
【０００５】この１バイトのデータは、未処理の有効デ
ータの先頭ビットが最上位ビットとなるように頭詰めさ
れている。符号語復号部４はＲＯＭからなり、回転部３
から出力される各バイトのビットパターンをアドレスと
して、対応する固定長符号パターンを出力する。符号長
検出部５はＲＯＭからなり、回転部５から入力される各
バイトをアバレスとして、入力の先頭ビットから始まる
有効データの終了ビットまでのビット数（符号長）を出
力する。ここでこのシステムにおいて伝送される有効デ
ータは、その符号長が前記所定ビット数Ｎ（１バイト）
以下であり、そのパターンによって終了ビットの位置が
一義的に決定し得るように符号化が行われているものと
する。このような場合には、予め、可能な符号パターン
に対応する固定長符号を全て記憶している符号語復号部
４のＲＯＭから固定長符号語が、また可能な符号パター
ンに対応する符号長をすべて記憶している符号長検出部
５のＲＯＭから有効データの長さ、即ち符号長がそれぞ
れ一義的に出力される。
ータの先頭ビットが最上位ビットとなるように頭詰めさ
れている。符号語復号部４はＲＯＭからなり、回転部３
から出力される各バイトのビットパターンをアドレスと
して、対応する固定長符号パターンを出力する。符号長
検出部５はＲＯＭからなり、回転部５から入力される各
バイトをアバレスとして、入力の先頭ビットから始まる
有効データの終了ビットまでのビット数（符号長）を出
力する。ここでこのシステムにおいて伝送される有効デ
ータは、その符号長が前記所定ビット数Ｎ（１バイト）
以下であり、そのパターンによって終了ビットの位置が
一義的に決定し得るように符号化が行われているものと
する。このような場合には、予め、可能な符号パターン
に対応する固定長符号を全て記憶している符号語復号部
４のＲＯＭから固定長符号語が、また可能な符号パター
ンに対応する符号長をすべて記憶している符号長検出部
５のＲＯＭから有効データの長さ、即ち符号長がそれぞ
れ一義的に出力される。
【０００６】復号処理済の有効符号長を示すビット数が
符号長復号部５から符号長レジスタ６１を介して、ＭＯ
Ｄ（Ｎ）加算部７に印加されると、ＭＯＤ（Ｎ）加算部
７はシフト数レジスタ６２が保持している前回シフト数
に符号長をＭＯＤ（Ｎ）加算して、この符号長に対応し
たシフト数ｊを出力して回転部３を制御する。
符号長復号部５から符号長レジスタ６１を介して、ＭＯ
Ｄ（Ｎ）加算部７に印加されると、ＭＯＤ（Ｎ）加算部
７はシフト数レジスタ６２が保持している前回シフト数
に符号長をＭＯＤ（Ｎ）加算して、この符号長に対応し
たシフト数ｊを出力して回転部３を制御する。
【０００７】次に動作を説明する。符号長検出部４から
読み出された符号長データｍ（０） は、符号長レジス
タ６１に入力されている。またＭＯＤ（Ｎ） 加算部７
が出力している前回のシフト数ｊ’ はシフト数レジス
タ６２に入力されている。レジスタ６１、６２はＤタイ
プのフリップフロップで構成されており、動作クロック
ＣＲＹによって所定動作遅延時間α後に入力のｍ（０）
とｊ’ とがそれぞれ出力に現れＭＯＤ（Ｎ） 加算
部７の入力を更新する。するとＭＯＤ（Ｎ）加算部７は
符号長ｍと前回シフト値ｊ’ とをＭＯＤ（Ｎ）加算し
、所定動作遅延時間β後に、加算結果がＮ未満の場合に
はその結果を新たなシフト数ｊ（＝ｊ’ ＋ｍ）として
出力し、Ｎ（＝８）以上の場合には加算結果からＮを引
いた残りの数をｊとして、また桁上げ信号ＣＲＹをＯＮ
として出力する。回転部３は、シフト数がｊ’ からｊ
に変わるので、所定の動作遅延時間γ後に前回の出力デ
ータからｍビットだけ上位にシフトしたｊ＋１ビットを
最上位ビットとする８ビットを出力する。桁上げ信号Ｃ
ＲＹが出力された場合には、バッファメモリ部２から回
転部３への入力は前回よりＮビット上位ビット方向へシ
フトした２Ｎビットに切替えられ、回転部３はこの新入
力データを同様にシフトして出力する。
読み出された符号長データｍ（０） は、符号長レジス
タ６１に入力されている。またＭＯＤ（Ｎ） 加算部７
が出力している前回のシフト数ｊ’ はシフト数レジス
タ６２に入力されている。レジスタ６１、６２はＤタイ
プのフリップフロップで構成されており、動作クロック
ＣＲＹによって所定動作遅延時間α後に入力のｍ（０）
とｊ’ とがそれぞれ出力に現れＭＯＤ（Ｎ） 加算
部７の入力を更新する。するとＭＯＤ（Ｎ）加算部７は
符号長ｍと前回シフト値ｊ’ とをＭＯＤ（Ｎ）加算し
、所定動作遅延時間β後に、加算結果がＮ未満の場合に
はその結果を新たなシフト数ｊ（＝ｊ’ ＋ｍ）として
出力し、Ｎ（＝８）以上の場合には加算結果からＮを引
いた残りの数をｊとして、また桁上げ信号ＣＲＹをＯＮ
として出力する。回転部３は、シフト数がｊ’ からｊ
に変わるので、所定の動作遅延時間γ後に前回の出力デ
ータからｍビットだけ上位にシフトしたｊ＋１ビットを
最上位ビットとする８ビットを出力する。桁上げ信号Ｃ
ＲＹが出力された場合には、バッファメモリ部２から回
転部３への入力は前回よりＮビット上位ビット方向へシ
フトした２Ｎビットに切替えられ、回転部３はこの新入
力データを同様にシフトして出力する。
【０００８】これにより回転部３からは今回の有効デー
タ長ｍビットを上位ビット側から取り除いて頭詰めされ
たＮビットデータが符号長検出部４のＲＯＭに出力され
、該ＲＯＭは所定遅延時間δ後にそのＮビットデータを
アドレスとする次の有効データ長ｍ（＋１）を出力する
。
タ長ｍビットを上位ビット側から取り除いて頭詰めされ
たＮビットデータが符号長検出部４のＲＯＭに出力され
、該ＲＯＭは所定遅延時間δ後にそのＮビットデータを
アドレスとする次の有効データ長ｍ（＋１）を出力する
。
【０００９】
【発明が解決しようとする課題】復号処理は動作クロッ
クの１ サイクル内で行われる必要がり、上記従来の構
成では、レジスタ６１→ＭＯＤ（Ｎ）加算部７→回転部
３→符号長検出部５で形成されるシフト数算出ループの
遅延時間α＋β＋γ＋δが動作クロックＣＲＹの１サイ
クル以内でなければならない。従って、動作クロックＣ
ＲＹの上限は、上記遅延量の総和によって制限され、そ
れ以上に高速化することが出来ないという問題があった
。
クの１ サイクル内で行われる必要がり、上記従来の構
成では、レジスタ６１→ＭＯＤ（Ｎ）加算部７→回転部
３→符号長検出部５で形成されるシフト数算出ループの
遅延時間α＋β＋γ＋δが動作クロックＣＲＹの１サイ
クル以内でなければならない。従って、動作クロックＣ
ＲＹの上限は、上記遅延量の総和によって制限され、そ
れ以上に高速化することが出来ないという問題があった
。
【００１０】本発明は上記問題点に鑑み創出されたもの
で、復号処理のループの構成要素を削減して小型化と高
速化を図った可変長復号回路を提供することを目的とす
る。
で、復号処理のループの構成要素を削減して小型化と高
速化を図った可変長復号回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】図１は本発明の可変長符
号復号回路の構成図である。上記問題点は図１に示すよ
うに、隙間無く間を詰められて伝送された、各々データ
長の異なる連続するシリアルデータをＮビットずつパラ
レルに変換するＳ／Ｐ変換部１と、該パラレルデータを
蓄積して該パラレルデータの引き続く２Ｎビットを出力
し、桁上げ信号ＣＲＹによって、前記２Ｎビットデータ
出力をＮビットずつ上位ビット方向へシフトするバッフ
ァメモリ部２と、前記２Ｎビットデータが並列に入力さ
れ、該入力をシフト数ｊだけ上位ビット方向にシフトし
該入力の最上位ビットからｊ＋１番目のビットを先頭ビ
ットとする連続するＮビットデータをパラレルに出力す
る回転部３と、一体的に構成され、前シフト数ｊ’と前
記Ｎビットデータとが入力され、該Ｎビットデータに含
まれる有効データの符号長と該入力された該前シフト数
ｊ’ とに基づいて、次の未処理データの先頭ビットが
最上位ビットとなるように前記回転部３をシフトさせる
に要する現シフト数ｊと、前記符号長の和が所定のビッ
ト長Ｎを超えるときは桁上げ信号ＣＲＹとを発生するシ
フト数／桁上げ信号発生部８と、動作クロックＣＬＫに
よって出力を前シフト数ｊ’ から現シフト数ｊに更新
するシフト数レジスタ６２と、を有することを特徴とす
る本発明の可変長符号復号回路により解決される。
号復号回路の構成図である。上記問題点は図１に示すよ
うに、隙間無く間を詰められて伝送された、各々データ
長の異なる連続するシリアルデータをＮビットずつパラ
レルに変換するＳ／Ｐ変換部１と、該パラレルデータを
蓄積して該パラレルデータの引き続く２Ｎビットを出力
し、桁上げ信号ＣＲＹによって、前記２Ｎビットデータ
出力をＮビットずつ上位ビット方向へシフトするバッフ
ァメモリ部２と、前記２Ｎビットデータが並列に入力さ
れ、該入力をシフト数ｊだけ上位ビット方向にシフトし
該入力の最上位ビットからｊ＋１番目のビットを先頭ビ
ットとする連続するＮビットデータをパラレルに出力す
る回転部３と、一体的に構成され、前シフト数ｊ’と前
記Ｎビットデータとが入力され、該Ｎビットデータに含
まれる有効データの符号長と該入力された該前シフト数
ｊ’ とに基づいて、次の未処理データの先頭ビットが
最上位ビットとなるように前記回転部３をシフトさせる
に要する現シフト数ｊと、前記符号長の和が所定のビッ
ト長Ｎを超えるときは桁上げ信号ＣＲＹとを発生するシ
フト数／桁上げ信号発生部８と、動作クロックＣＬＫに
よって出力を前シフト数ｊ’ から現シフト数ｊに更新
するシフト数レジスタ６２と、を有することを特徴とす
る本発明の可変長符号復号回路により解決される。
【００１２】
【作用】符号長検出部とＭＯＤ（Ｎ）加算部の代わりに
、前シフト数ｊ’ と前記Ｎビットデータとから現シフ
ト数ｊと、桁上げ信号ＣＲＹと直接出力する一体構成の
シフト数／桁上げ信号発生部を設けたので、従来のシフ
ト数算出ループからＭＯＤ（Ｎ）加算部が削除されるた
め、ループの遅延時間は減少しこの分動作クロックを高
速化することができまた回路も小型化する。
、前シフト数ｊ’ と前記Ｎビットデータとから現シフ
ト数ｊと、桁上げ信号ＣＲＹと直接出力する一体構成の
シフト数／桁上げ信号発生部を設けたので、従来のシフ
ト数算出ループからＭＯＤ（Ｎ）加算部が削除されるた
め、ループの遅延時間は減少しこの分動作クロックを高
速化することができまた回路も小型化する。
【００１３】
【実施例】以下添付図により本発明の実施例を説明する
。図２は本発明の可変長符号復号回路の実施例の構成図
、図３はシフト数／桁上げ信号発生部のＲＯＭの内容を
示す図である。以後全図を通じて同一符号は同一対象物
を表す。
。図２は本発明の可変長符号復号回路の実施例の構成図
、図３はシフト数／桁上げ信号発生部のＲＯＭの内容を
示す図である。以後全図を通じて同一符号は同一対象物
を表す。
【００１４】本発明は、図４で前述した従来回路の符号
長検出部５とＭＯＤ（Ｎ）加算部７と符号長レジスタ６
１の代わりに、一体構成のシフト数／桁上げ信号発生部
８を設けたもので、その他の構成および動作は従来例と
同一であるので説明を省略する。なお復号単位のデータ
長Ｎは８ビットとする。
長検出部５とＭＯＤ（Ｎ）加算部７と符号長レジスタ６
１の代わりに、一体構成のシフト数／桁上げ信号発生部
８を設けたもので、その他の構成および動作は従来例と
同一であるので説明を省略する。なお復号単位のデータ
長Ｎは８ビットとする。
【００１５】図２において、シフト数／桁上げ信号発生
部８は例えばＲＯＭを用いた変換テーブルからなり、回
転部３からの８ビットの入力データを上位ビットａ１１
〜ａ４ としシフト数レジスタ６２からの３ビットのシ
フト数ｊを下位ビットａ３ 〜ａ１ とする１１ビット
ａ１１〜ａ１ でアドレスが指定される。
部８は例えばＲＯＭを用いた変換テーブルからなり、回
転部３からの８ビットの入力データを上位ビットａ１１
〜ａ４ としシフト数レジスタ６２からの３ビットのシ
フト数ｊを下位ビットａ３ 〜ａ１ とする１１ビット
ａ１１〜ａ１ でアドレスが指定される。
【００１６】そのアドレスには、８ビットの入力データ
に含まれる有効符号長と前回シフト数ｊ’ とをＭＯＤ
（８）加算した場合の和と桁上げビットの発生の有無を
予め求めて、和のデータを上位３ビットｄ４ 〜ｄ２
とし桁上げ信号を下位１ビットｄ１ とする４ビットの
データｄ４ 〜ｄ１ を格納しておく。そして出力デー
タの上位３ビットを今回シフト数ｊとして回転部３に供
給するとともに次回のＲＯＭアドレスとして用いるため
にシフト数レジスタ６２に入力し、下位１ビットの桁上
げ信号ＣＲＹは直接バッファメモリ部３に出力する。
に含まれる有効符号長と前回シフト数ｊ’ とをＭＯＤ
（８）加算した場合の和と桁上げビットの発生の有無を
予め求めて、和のデータを上位３ビットｄ４ 〜ｄ２
とし桁上げ信号を下位１ビットｄ１ とする４ビットの
データｄ４ 〜ｄ１ を格納しておく。そして出力デー
タの上位３ビットを今回シフト数ｊとして回転部３に供
給するとともに次回のＲＯＭアドレスとして用いるため
にシフト数レジスタ６２に入力し、下位１ビットの桁上
げ信号ＣＲＹは直接バッファメモリ部３に出力する。
【００１７】図３はシフト数／桁上げ信号発生部のＲＯ
Ｍの内容を示す図で、例えば（ａ）は、前回シフト数ｊ
’ が３＝“０１１”で、８ビット入力が最上位ビット
から６ビットの長さの有効データを含む“０００１１０
ＸＸ”（Ｘは“０”“１”のどちらでもよい）の場合で
、アドレスは“０００１１０ＸＸ０１１”となる。この
アドレスには、入力データ中の有効データ長６と前回シ
フト数３とのＭＯＤ（Ｎ）加算結果の和１（＝“００１
”）を上位ビットとし、桁上げ信号発生を示す“１”を
下位ビットとする“００１１”が予め計算されて格納さ
れている。
Ｍの内容を示す図で、例えば（ａ）は、前回シフト数ｊ
’ が３＝“０１１”で、８ビット入力が最上位ビット
から６ビットの長さの有効データを含む“０００１１０
ＸＸ”（Ｘは“０”“１”のどちらでもよい）の場合で
、アドレスは“０００１１０ＸＸ０１１”となる。この
アドレスには、入力データ中の有効データ長６と前回シ
フト数３とのＭＯＤ（Ｎ）加算結果の和１（＝“００１
”）を上位ビットとし、桁上げ信号発生を示す“１”を
下位ビットとする“００１１”が予め計算されて格納さ
れている。
【００１８】また同図（ｂ）は前回シフト数ｊ’ が２
＝“０１０”で、８ビット入力が最上位ビットから３ビ
ットの長さの有効データ“０１１”を含む“０１１ＸＸ
ＸＸＸ”の場合で、アドレスは“０１１ＸＸＸＸＸ０１
０”となり、このアドレスには、入力データ中の有効デ
ータ長３と前回シフト数２とのＭＯＤ（Ｎ）加算結果の
和５（＝“１０１”）を上位ビットとし、桁上げ信号発
生が無いことを示す“０”を下位ビットとする“１０１
０”が予め計算されて格納されている。
＝“０１０”で、８ビット入力が最上位ビットから３ビ
ットの長さの有効データ“０１１”を含む“０１１ＸＸ
ＸＸＸ”の場合で、アドレスは“０１１ＸＸＸＸＸ０１
０”となり、このアドレスには、入力データ中の有効デ
ータ長３と前回シフト数２とのＭＯＤ（Ｎ）加算結果の
和５（＝“１０１”）を上位ビットとし、桁上げ信号発
生が無いことを示す“０”を下位ビットとする“１０１
０”が予め計算されて格納されている。
【００１９】以下同様にして、シフト数／桁上げ信号発
生部８のＲＯＭには、１１ビットのアドレスパターンの
全ての組合せをアドレスとして、それぞれに対応するシ
フト数と桁上げビットからなるデータが格納されている
。
生部８のＲＯＭには、１１ビットのアドレスパターンの
全ての組合せをアドレスとして、それぞれに対応するシ
フト数と桁上げビットからなるデータが格納されている
。
【００２０】この様なＲＯＭ変換テーブルを用いたシフ
ト数／桁上げ信号発生部８は、従来の符号長検出部のＲ
ＯＭと略同じ動作遅延時間δで、Ｎビットデータ／前回
シフト数入力（アドレス指定）に対してシフト数と桁上
げ信号を出力することができる。従って、シフト数算出
ループの全遅延時間は、α＋γ＋δとなり、動作クロッ
クを従来のＭＯＤ（Ｎ）加算部７の遅延時間β分だけ高
速化することができるとともに、復号回路の小型化を達
成できる。
ト数／桁上げ信号発生部８は、従来の符号長検出部のＲ
ＯＭと略同じ動作遅延時間δで、Ｎビットデータ／前回
シフト数入力（アドレス指定）に対してシフト数と桁上
げ信号を出力することができる。従って、シフト数算出
ループの全遅延時間は、α＋γ＋δとなり、動作クロッ
クを従来のＭＯＤ（Ｎ）加算部７の遅延時間β分だけ高
速化することができるとともに、復号回路の小型化を達
成できる。
【００２１】なお上記実施例はシフト数／桁上げ信号発
生部としてＲＯＭ変換テーブルを用いたものを述べたが
、ＰＡＬ（プログラマブル・アレイ・ロジック）等、入
力パターンに対応して出力パターンが一義的に定まる回
路を用いることによって同様の作用効果を奏せしめ得る
ことは勿論である。
生部としてＲＯＭ変換テーブルを用いたものを述べたが
、ＰＡＬ（プログラマブル・アレイ・ロジック）等、入
力パターンに対応して出力パターンが一義的に定まる回
路を用いることによって同様の作用効果を奏せしめ得る
ことは勿論である。
【００２２】
【発明の効果】以上説明した如く、符号長検出部とＭＯ
Ｄ（Ｎ）加算部に代えて、前シフト数とＮビットデータ
とから現シフト数と桁上げ信号ＣＲＹとを直接出力する
一体構成のシフト数／桁上げ信号発生部を設けたので、
シフト数算出ループの遅延時間を小さくすることができ
、復号処理の高速化と装置の小型化とを実現することが
可能である。
Ｄ（Ｎ）加算部に代えて、前シフト数とＮビットデータ
とから現シフト数と桁上げ信号ＣＲＹとを直接出力する
一体構成のシフト数／桁上げ信号発生部を設けたので、
シフト数算出ループの遅延時間を小さくすることができ
、復号処理の高速化と装置の小型化とを実現することが
可能である。
【図１】 本発明の可変長符号復号回路の原理構成図
【図２】 本発明の可変長符号復号回路の実施例の構
成図
成図
【図３】 シフト数／桁上げ信号発生部のＲＯＭの内
容を示す図
容を示す図
【図４】 従来の可変長符号復号回路を示すブロック
図
図
１─Ｓ／Ｐ変換部、２─バッファメモリ部、３─回転部
、４─符号語復号部、６１─シフト数レジスタ、８─シ
フト数／桁上げ信号発生部
、４─符号語復号部、６１─シフト数レジスタ、８─シ
フト数／桁上げ信号発生部
Claims (1)
- 【請求項１】 隙間無く間を詰められて伝送された、
各々データ長の異なる連続するシリアルデータをＮビッ
トずつパラレルに変換するＳ／Ｐ変換部（１） と、該
パラレルデータを蓄積して該パラレルデータの引き続く
２Ｎビットを出力し、桁上げ信号（ＣＲＹ）によって、
前記２Ｎビットデータ出力をＮビットずつ上位ビット方
向へシフトするバッファメモリ部（２） と、前記２Ｎ
ビットデータが並列に入力され、該入力をシフト数ｊだ
け上位ビット方向にシフトし該入力の最上位ビットから
ｊ＋１番目のビットを先頭ビットとする連続するＮビッ
トデータをパラレルに出力する回転部（３） と、一体
的に構成され、前シフト数ｊ’ と前記Ｎビットデータ
とが入力され、該Ｎビットデータに含まれる有効データ
の符号長と該入力された該前シフト数ｊ’ とに基づい
て、次の未処理データの先頭ビットが最上位ビットとな
るように前記回転部（３） をシフトさせるに要する現
シフト数ｊと、前記符号長の和が所定のビット長Ｎを超
えるときは桁上げ信号ＣＲＹとを発生するシフト数／桁
上げ信号発生部（８） と、動作クロック（ＣＬＫ）に
よって出力を前シフト数ｊ’ から現シフト数ｊに更新
するシフト数レジスタ（６２）と、を有することを特徴
とする可変長符号復号回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019691A JP3063180B2 (ja) | 1991-02-13 | 1991-02-13 | 可変長符号復号回路 |
| EP19920102320 EP0499225B1 (en) | 1991-02-13 | 1992-02-12 | Variable-length code decoding device |
| DE1992619494 DE69219494T2 (de) | 1991-02-13 | 1992-02-12 | Dekodierungsvorrichtung für Kodes variabler Länge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019691A JP3063180B2 (ja) | 1991-02-13 | 1991-02-13 | 可変長符号復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258025A true JPH04258025A (ja) | 1992-09-14 |
| JP3063180B2 JP3063180B2 (ja) | 2000-07-12 |
Family
ID=12006274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019691A Expired - Lifetime JP3063180B2 (ja) | 1991-02-13 | 1991-02-13 | 可変長符号復号回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0499225B1 (ja) |
| JP (1) | JP3063180B2 (ja) |
| DE (1) | DE69219494T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024672A1 (en) * | 1993-04-19 | 1994-10-27 | Oki Electric Industry Co., Ltd. | Circuit for decoding variable-length code, and system for decoding variable-length code which uses the circuit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325092A (en) * | 1992-07-07 | 1994-06-28 | Ricoh Company, Ltd. | Huffman decoder architecture for high speed operation and reduced memory |
| KR100203246B1 (ko) * | 1995-10-19 | 1999-06-15 | 윤종용 | 고속의 가변장복호화장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3918047A (en) * | 1974-03-28 | 1975-11-04 | Bell Telephone Labor Inc | Decoding circuit for variable length codes |
-
1991
- 1991-02-13 JP JP3019691A patent/JP3063180B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-12 DE DE1992619494 patent/DE69219494T2/de not_active Expired - Fee Related
- 1992-02-12 EP EP19920102320 patent/EP0499225B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024672A1 (en) * | 1993-04-19 | 1994-10-27 | Oki Electric Industry Co., Ltd. | Circuit for decoding variable-length code, and system for decoding variable-length code which uses the circuit |
| US5642114A (en) * | 1993-04-19 | 1997-06-24 | Oki Electric Industry Co., Ltd. | Variable length code decoder using a content addressable memory with match inhibiting gate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063180B2 (ja) | 2000-07-12 |
| EP0499225A2 (en) | 1992-08-19 |
| DE69219494D1 (de) | 1997-06-12 |
| EP0499225B1 (en) | 1997-05-07 |
| EP0499225A3 (en) | 1992-11-25 |
| DE69219494T2 (de) | 1997-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436626A (en) | Variable-length codeword encoder | |
| JP3231855B2 (ja) | データフォーマット変換装置及び方法 | |
| JP3294026B2 (ja) | 高速可変長復号化装置 | |
| JPS6148298B2 (ja) | ||
| US4963867A (en) | Apparatus for packing parallel data words having a variable width into parallel data words having a fixed width | |
| JPH0916373A (ja) | 可変長コードの符号化及び分割装置 | |
| US5309156A (en) | Variable-length code decoding device | |
| JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
| JP2922571B2 (ja) | データ変換回路 | |
| US5237701A (en) | Data unpacker using a pack ratio control signal for unpacked parallel fixed m-bit width into parallel variable n-bit width word | |
| US4875021A (en) | Pseudo-noise sequence generator | |
| JPH04258025A (ja) | 可変長符号復号回路 | |
| US5408476A (en) | One bit error correction method having actual data reproduction function | |
| US6138138A (en) | High speed multiple determination apparatus | |
| JPH09130266A (ja) | 高速可変長コード復号化装置及び高速可変長コード復号化方法 | |
| US5652582A (en) | Method of high speed Huffman coding and decoding of lab color images | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| JPH10112735A (ja) | Ｄｑｐｓｋ変調用マッピング回路 | |
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| KR100200489B1 (ko) | 데이타 인터페이스 장치 | |
| JP3136573B2 (ja) | 可変長符号の復号装置及び処理装置 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JP3054787B2 (ja) | 可変長符号の復号装置 | |
| KR100434364B1 (ko) | 직렬 가산기 | |
| JP2516247B2 (ja) | ビタビ復号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |