JP3231855B2 - データフォーマット変換装置及び方法 - Google Patents
データフォーマット変換装置及び方法Info
- Publication number
- JP3231855B2 JP3231855B2 JP27318992A JP27318992A JP3231855B2 JP 3231855 B2 JP3231855 B2 JP 3231855B2 JP 27318992 A JP27318992 A JP 27318992A JP 27318992 A JP27318992 A JP 27318992A JP 3231855 B2 JP3231855 B2 JP 3231855B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- data
- format conversion
- length data
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【0001】
【産業上の利用分野】本発明は、データのフォーマット
変換の分野に関する。もっと詳しくいえば、可変ビット
長データワードの一定ビット長データワードのストリー
ム(連続流)へのフォーマット変換に関するものであ
る。
変換の分野に関する。もっと詳しくいえば、可変ビット
長データワードの一定ビット長データワードのストリー
ム(連続流)へのフォーマット変換に関するものであ
る。
【0002】
【従来の技術】上述のようなフォーマット変換が必要な
システムの例として、合同写真専門家グループ(JPE
G)によって提案され、現在国際標準機構で検討中のデ
ータ圧縮標準方式に従って動作する画像データ圧縮シス
テムがある。図1は、かかるシステムを通るデータのフ
ォーマット及び流れを図式的に示すものである。デジタ
ル直列データストリームより成る非相関化された(deco
rrelated)データが入力点2に加えられ、エントロピー
符号化器4に送られる。エントロピー符号化器4は、入
力直列データストリームにランレングス(継続長)及び
ハフマン(Huffman)符号化を施し、これを一連の可変長
コード(VLC)データワードに圧縮する。これらのV
LCデータワードは、フィールドメモリ6に記憶された
のち、データフォーマット変換ユニット8に送られる。
データフォーマット変換ユニット8の機能は、VLCデ
ータワードの列を一定長コード(FLC)データワード
のストリームに変換することである。
システムの例として、合同写真専門家グループ(JPE
G)によって提案され、現在国際標準機構で検討中のデ
ータ圧縮標準方式に従って動作する画像データ圧縮シス
テムがある。図1は、かかるシステムを通るデータのフ
ォーマット及び流れを図式的に示すものである。デジタ
ル直列データストリームより成る非相関化された(deco
rrelated)データが入力点2に加えられ、エントロピー
符号化器4に送られる。エントロピー符号化器4は、入
力直列データストリームにランレングス(継続長)及び
ハフマン(Huffman)符号化を施し、これを一連の可変長
コード(VLC)データワードに圧縮する。これらのV
LCデータワードは、フィールドメモリ6に記憶された
のち、データフォーマット変換ユニット8に送られる。
データフォーマット変換ユニット8の機能は、VLCデ
ータワードの列を一定長コード(FLC)データワード
のストリームに変換することである。
【0003】かようなデータフォーマット変換は、あと
の処理を簡単にして能率を高めるので望ましい半面、こ
のデータフォーマット変換自体に問題がある。コンピュ
ータシステムにおける静画像処理や表示のような非実時
間システムでは、これは別に問題ではない。しかし、実
時間ビデオ画像データのようなデータを扱うシステムで
は、高いデータレートのため、全体のデータレートにペ
ースを合せ処理における時間の遅れが小さくて済むよう
にデータフォーマット変換を行うのは容易でない。
の処理を簡単にして能率を高めるので望ましい半面、こ
のデータフォーマット変換自体に問題がある。コンピュ
ータシステムにおける静画像処理や表示のような非実時
間システムでは、これは別に問題ではない。しかし、実
時間ビデオ画像データのようなデータを扱うシステムで
は、高いデータレートのため、全体のデータレートにペ
ースを合せ処理における時間の遅れが小さくて済むよう
にデータフォーマット変換を行うのは容易でない。
【0004】
【発明が解決しようとする課題】本発明の課題は、可変
ビット長データワードを一定ビット長データワードに高
速でデータフォーマット変換することである。
ビット長データワードを一定ビット長データワードに高
速でデータフォーマット変換することである。
【0005】
【課題を解決するための手段及び作用】本発明は、一面
からみて、可変ビット長データワードを一定ビット長デ
ータワードのストリームにフォーマット変換するデータ
フォーマット変換装置を提供する。この装置は、次の構
成要素を有する。
からみて、可変ビット長データワードを一定ビット長デ
ータワードのストリームにフォーマット変換するデータ
フォーマット変換装置を提供する。この装置は、次の構
成要素を有する。
【0006】(i)可変ビット長データワード及び対応
するビット長指示ワードを受信して予処理する第1のフ
ォーマット変換手段、(ii)予処理された可変ビット長
データワード及び対応する予処理されたビット長指示ワ
ードを受信して、予処理された可変ビット長データワー
ドから一定ビット長データワードを発生する第2のフォ
ーマット変換段。
するビット長指示ワードを受信して予処理する第1のフ
ォーマット変換手段、(ii)予処理された可変ビット長
データワード及び対応する予処理されたビット長指示ワ
ードを受信して、予処理された可変ビット長データワー
ドから一定ビット長データワードを発生する第2のフォ
ーマット変換段。
【0007】使用の際、上記第2のフォーマット変換段
では、予処理されたビット長指示ワードに応動して、対
応する予処理された可変ビット長データワードを完全な
一定長データワードと残りのビットとに分割する。この
完全一定長データワードは上記データフォーマット変換
装置から出力され、残りのビットがあれば上記第1フォ
ーマット変換段に戻される。そして、上記第1フォーマ
ット変換段は、戻された残りのビットを次の可変長デー
タワードと連結して、予処理された可変長データワード
を発生し、次の対応するビット長指示ワードを戻された
残りのビットの数だけ増加して、予処理されたビット長
指示ワードを発生する。
では、予処理されたビット長指示ワードに応動して、対
応する予処理された可変ビット長データワードを完全な
一定長データワードと残りのビットとに分割する。この
完全一定長データワードは上記データフォーマット変換
装置から出力され、残りのビットがあれば上記第1フォ
ーマット変換段に戻される。そして、上記第1フォーマ
ット変換段は、戻された残りのビットを次の可変長デー
タワードと連結して、予処理された可変長データワード
を発生し、次の対応するビット長指示ワードを戻された
残りのビットの数だけ増加して、予処理されたビット長
指示ワードを発生する。
【0008】本発明の実施例は、比較的安価なハードウ
ェアを用いて時間遅延の少ない高速データフォーマット
変換を行う。本発明は、奇数及び偶数両方のビット長を
もつ可変ビット長データワードに対処することができ
る。一定ビット長データワードは、あとの処理システム
の要求に応じて種々の異なるビット長を選ぶことができ
る。
ェアを用いて時間遅延の少ない高速データフォーマット
変換を行う。本発明は、奇数及び偶数両方のビット長を
もつ可変ビット長データワードに対処することができ
る。一定ビット長データワードは、あとの処理システム
の要求に応じて種々の異なるビット長を選ぶことができ
る。
【0009】データフォーマット変換は、2段階で行
う。第2段では、データを一定ビット長データワードに
分割し、余分のビットを第1段に戻す。第1段では、こ
れらの戻されたビットを次の可変ビット長データワード
と連結し、その可変ビット長データワードの長さをシス
テムに知らせる対応データワードを更新する。本データ
フォーマット変換装置は、可変ビット長データワードを
効果的に予処理し、完全な一定ビット長データワードに
含まれなかった、可変ビット長データワードのビットが
前にあれば、それらのビットをこれらに連結する。
う。第2段では、データを一定ビット長データワードに
分割し、余分のビットを第1段に戻す。第1段では、こ
れらの戻されたビットを次の可変ビット長データワード
と連結し、その可変ビット長データワードの長さをシス
テムに知らせる対応データワードを更新する。本データ
フォーマット変換装置は、可変ビット長データワードを
効果的に予処理し、完全な一定ビット長データワードに
含まれなかった、可変ビット長データワードのビットが
前にあれば、それらのビットをこれらに連結する。
【0010】第1フォーマット変換段の全般的な機能は
色々な方法で達成できるが、中には他よりもよく総合的
要求を満たすものがある。本発明の好適な実施例では、
上記第1フォーマット変換段は、可変長データワードを
並列で受信する複数のデータレジスタを有し、その中の
1つのデータレジスタは可変長データワードのシフトさ
れなかったものを記憶し、残りのデータレジスタは、異
なる量だけ左にシフトされた可変長データワードを記憶
する。複数のデータレジスタの使用は、ハードウェアの
量をデータワードがフォーマット変換装置を通るときの
並列処理に基くものとし、これにより総合処理速度が増
加する。
色々な方法で達成できるが、中には他よりもよく総合的
要求を満たすものがある。本発明の好適な実施例では、
上記第1フォーマット変換段は、可変長データワードを
並列で受信する複数のデータレジスタを有し、その中の
1つのデータレジスタは可変長データワードのシフトさ
れなかったものを記憶し、残りのデータレジスタは、異
なる量だけ左にシフトされた可変長データワードを記憶
する。複数のデータレジスタの使用は、ハードウェアの
量をデータワードがフォーマット変換装置を通るときの
並列処理に基くものとし、これにより総合処理速度が増
加する。
【0011】第1フォーマット変換段に設けた複数のデ
ータレジスタの好適な利用方法は、上記の戻された残り
のビットを、次の可変長データワードの左にシフトされ
たものを記憶するデータレジスタの、次の可変長データ
ワードのビットで占められていない段に書込むことによ
り、次の可変ビット長データワードに連結するようにす
ることである。
ータレジスタの好適な利用方法は、上記の戻された残り
のビットを、次の可変長データワードの左にシフトされ
たものを記憶するデータレジスタの、次の可変長データ
ワードのビットで占められていない段に書込むことによ
り、次の可変ビット長データワードに連結するようにす
ることである。
【0012】可変ビット長データワードのデータレジス
タへの供給は固定配線でよく、残りのビットを戻すため
の第2フォーマット変換段との接続も同様でよい。デー
タワードが左にシフトされた量に応じて、適切な数の残
りビットがデータレジスタの空いている段に供給され
る。例えば、可変ビット長データワードが2ビットだけ
左にシフトされていた場合、残りビットの始めの2ビッ
トがデータレジスタの右側の2つの段に供給される。
タへの供給は固定配線でよく、残りのビットを戻すため
の第2フォーマット変換段との接続も同様でよい。デー
タワードが左にシフトされた量に応じて、適切な数の残
りビットがデータレジスタの空いている段に供給され
る。例えば、可変ビット長データワードが2ビットだけ
左にシフトされていた場合、残りビットの始めの2ビッ
トがデータレジスタの右側の2つの段に供給される。
【0013】可変ビット長データワードが大きく又は小
さくシフトされたものを保有する複数のデータレジスタ
を用いる上述の技法は、比較的動作が早いものの、動作
時にデータレジスタの1つしか第2フォーマット変換段
に送るべき有効データを保有しない。有効データを第2
フォーマット変換段に送るだけのために、本発明の好適
実施例では、上記複数のデータレジスタを上記第2フォ
ーマット変換段に結合するマルチプレクサ(スイッチ)
を設け、予処理された可変長データワードのうちどちら
の可変長データワードを第1フォーマット変換段から第
2フォーマット変換段に送るかを選択させる。
さくシフトされたものを保有する複数のデータレジスタ
を用いる上述の技法は、比較的動作が早いものの、動作
時にデータレジスタの1つしか第2フォーマット変換段
に送るべき有効データを保有しない。有効データを第2
フォーマット変換段に送るだけのために、本発明の好適
実施例では、上記複数のデータレジスタを上記第2フォ
ーマット変換段に結合するマルチプレクサ(スイッチ)
を設け、予処理された可変長データワードのうちどちら
の可変長データワードを第1フォーマット変換段から第
2フォーマット変換段に送るかを選択させる。
【0014】第2フォーマット変換段へのデータ源とし
てどのデータレジスタを使用するかの選択は、第2フォ
ーマット変換段が現在自分の処理している可変ビット長
データワードのビット長を知っているときにのみ可能で
ある。したがって、好適な実施例では、ステートマシン
によりマルチプレクサの行う選択を制御する。
てどのデータレジスタを使用するかの選択は、第2フォ
ーマット変換段が現在自分の処理している可変ビット長
データワードのビット長を知っているときにのみ可能で
ある。したがって、好適な実施例では、ステートマシン
によりマルチプレクサの行う選択を制御する。
【0015】第2フォーマット変換段は、現在自分が処
理している可変ビット長データワードのビット長を知っ
ているときにのみ、第1フォーマット変換段において次
のビット長指示ワードに加えるべき増分を決定すること
ができる。本発明の好適実施例でこの機能を適切な速度
で行うため、第2フォーマット変換段は、上記の予処理
されたビット長指示ワードに応答して、第1フォーマッ
ト変換段において次の対応するビット長指示ワードに加
える増分を制御するステートマシンを具える。
理している可変ビット長データワードのビット長を知っ
ているときにのみ、第1フォーマット変換段において次
のビット長指示ワードに加えるべき増分を決定すること
ができる。本発明の好適実施例でこの機能を適切な速度
で行うため、第2フォーマット変換段は、上記の予処理
されたビット長指示ワードに応答して、第1フォーマッ
ト変換段において次の対応するビット長指示ワードに加
える増分を制御するステートマシンを具える。
【0016】第2フォーマット変換段によって行わねば
ならない分割機能も、潜在的な制約要因である。本発明
の好適実施例では、第2フォーマット変換段は、予処理
された可変長データワードを記憶するフォーマット・レ
ジスタと、該フォーマット・レジスタに結合され、上記
ステートマシンの制御の下に予処理された各可変長デー
タワードを完全な一定長データワードに分割する動作を
する出力マルチプレクサとを具える。この分割動作は、
上記フォーマット・レジスタの段のうち一定サイズに対
応するグループを出力データバスに接続することによっ
て行う。
ならない分割機能も、潜在的な制約要因である。本発明
の好適実施例では、第2フォーマット変換段は、予処理
された可変長データワードを記憶するフォーマット・レ
ジスタと、該フォーマット・レジスタに結合され、上記
ステートマシンの制御の下に予処理された各可変長デー
タワードを完全な一定長データワードに分割する動作を
する出力マルチプレクサとを具える。この分割動作は、
上記フォーマット・レジスタの段のうち一定サイズに対
応するグループを出力データバスに接続することによっ
て行う。
【0017】ステートマシンは、本発明の実施例の動作
において重要な役割を果たす。該ステートマシンの構成
及び動作を簡単にするためには、第2フォーマット変換
段に予処理されたビット長指示ワードを受信して記憶
し、この記憶した予処理されたビット長指示ワードをス
テートマシンに加えるサイズ・レジスタを設けるのがよ
いことが分かった。
において重要な役割を果たす。該ステートマシンの構成
及び動作を簡単にするためには、第2フォーマット変換
段に予処理されたビット長指示ワードを受信して記憶
し、この記憶した予処理されたビット長指示ワードをス
テートマシンに加えるサイズ・レジスタを設けるのがよ
いことが分かった。
【0018】本発明は、他の面からみて、可変ビット長
データワードを一定ビット長データワードのストリーム
にフォーマット変換するデータフォーマット変換方法を
提供する。この方法は、次のステップを含む。
データワードを一定ビット長データワードのストリーム
にフォーマット変換するデータフォーマット変換方法を
提供する。この方法は、次のステップを含む。
【0019】(i)まず、可変ビット長データワード及
び対応するビット長指示ワードを受信し予処理するこ
と、(ii)次に、予処理された可変ビット長データワー
ド及び対応するビット長指示ワードを受信し、予処理さ
れた可変ビット長データワードから一定長データワード
を発生すること。
び対応するビット長指示ワードを受信し予処理するこ
と、(ii)次に、予処理された可変ビット長データワー
ド及び対応するビット長指示ワードを受信し、予処理さ
れた可変ビット長データワードから一定長データワード
を発生すること。
【0020】第2のデータフォーマット変換動作では、
予処理されたビット長指示ワードに応答して、対応する
予処理された可変長データワードを完全一定長データワ
ードと残りのビットとに分割し、該完全一定長データワ
ードを出力し、残りのビットがある場合はこれを第1の
フォーマット変換動作に使用するために戻す。第1のフ
ォーマット変換動作では、戻された残りのビットを次の
可変長データワードに連結し、次の対応するビット長指
示ワードを戻された残りビットの数だけ増して、予処理
されたビット長指示ワードを発生する。
予処理されたビット長指示ワードに応答して、対応する
予処理された可変長データワードを完全一定長データワ
ードと残りのビットとに分割し、該完全一定長データワ
ードを出力し、残りのビットがある場合はこれを第1の
フォーマット変換動作に使用するために戻す。第1のフ
ォーマット変換動作では、戻された残りのビットを次の
可変長データワードに連結し、次の対応するビット長指
示ワードを戻された残りビットの数だけ増して、予処理
されたビット長指示ワードを発生する。
【0021】
【実施例】以下、図面により本発明を具体的に説明す
る。図1は、可変ビット長コードワード(VLC)及び
対応するビット長指示コードワード(BLI)を記憶す
るフィールドメモリ6を有するシステムを示す。データ
フォーマット変換ユニット8は、図2の第1フォーマッ
ト変換段10及び第2フォーマット変換段12を含むも
のと考えてよい。どの回路素子をどの段に配置するか
は、機能ではなく用語に属する事項であることを理解さ
れたい。
る。図1は、可変ビット長コードワード(VLC)及び
対応するビット長指示コードワード(BLI)を記憶す
るフィールドメモリ6を有するシステムを示す。データ
フォーマット変換ユニット8は、図2の第1フォーマッ
ト変換段10及び第2フォーマット変換段12を含むも
のと考えてよい。どの回路素子をどの段に配置するか
は、機能ではなく用語に属する事項であることを理解さ
れたい。
【0022】図2は、本発明の一実施例を示すブロック
図である。この図には、図1のフィールドメモリ及びデ
ータフォーマット変換ユニットに対応する符号が付して
ある。フィールドメモリ6からのVLCコードワード
は、2つのデータレジスタ14,16に並列に供給され
る。データレジスタ14は、VLCコードワードのシフ
トされたものを記憶する。このシフトは、該レジスタの
右端から数えて2番目及びその後続段にVLCコードワ
ードを入力することによって達成される。ここで右や左
の語句を使うのは、特別の相対的な空間方位を指示する
のではなく、単なる取決め事項である。データレジスタ
16は、VLCコードワードのシフトされないものを記
憶する。データレジスタ14,16内のVLCコードワ
ードに対応するBLIコードワードは、フィールドメモ
リ6からもう1つのレジスタ18に供給される。
図である。この図には、図1のフィールドメモリ及びデ
ータフォーマット変換ユニットに対応する符号が付して
ある。フィールドメモリ6からのVLCコードワード
は、2つのデータレジスタ14,16に並列に供給され
る。データレジスタ14は、VLCコードワードのシフ
トされたものを記憶する。このシフトは、該レジスタの
右端から数えて2番目及びその後続段にVLCコードワ
ードを入力することによって達成される。ここで右や左
の語句を使うのは、特別の相対的な空間方位を指示する
のではなく、単なる取決め事項である。データレジスタ
16は、VLCコードワードのシフトされないものを記
憶する。データレジスタ14,16内のVLCコードワ
ードに対応するBLIコードワードは、フィールドメモ
リ6からもう1つのレジスタ18に供給される。
【0023】データレジスタ14又はデータレジスタ1
6のどちらかから、2つのVLCコードワードの一方が
マルチプレクサ20によって選択され、第2フォーマッ
ト変換段12に送られる。レジスタ18に記憶されたB
LIコードワードは、値を1だけ増す(インクリメント
する)か又はそのままにしておくかを選択するインクリ
メント選択ユニット19を介して第2フォーマット変換
段12に送られる。
6のどちらかから、2つのVLCコードワードの一方が
マルチプレクサ20によって選択され、第2フォーマッ
ト変換段12に送られる。レジスタ18に記憶されたB
LIコードワードは、値を1だけ増す(インクリメント
する)か又はそのままにしておくかを選択するインクリ
メント選択ユニット19を介して第2フォーマット変換
段12に送られる。
【0024】第1フォーマット変換段10から第2フォ
ーマット変換段12へ送られたVLCコードワード及び
BLIコードワードは、ともに或る程度の予処理を受け
ている。この予処理は、そのままとする(シフトされな
いコードワードを選択しインクリメントしない)こと又
は変化を与える(シフトされたコードワードを選択しイ
ンクリメントする)ことである。どちらの場合も、第1
フォーマット変換段10から第2フォーマット変換段1
2に送られたVLCコードワード及びBLIコードワー
ドは、予処理されたものと呼ぶことにする。予処理され
たビット長指示ワード(PBLI)は、サイズ・レジス
タ22に記憶される。予処理された可変ビット長コード
ワード(PVLC)は、フォーマット・レジスタ24に
記憶される。
ーマット変換段12へ送られたVLCコードワード及び
BLIコードワードは、ともに或る程度の予処理を受け
ている。この予処理は、そのままとする(シフトされな
いコードワードを選択しインクリメントしない)こと又
は変化を与える(シフトされたコードワードを選択しイ
ンクリメントする)ことである。どちらの場合も、第1
フォーマット変換段10から第2フォーマット変換段1
2に送られたVLCコードワード及びBLIコードワー
ドは、予処理されたものと呼ぶことにする。予処理され
たビット長指示ワード(PBLI)は、サイズ・レジス
タ22に記憶される。予処理された可変ビット長コード
ワード(PVLC)は、フォーマット・レジスタ24に
記憶される。
【0025】サイズ・レジスタ22に記憶された値は、
ビット・マルチプレクサ26に供給される。該マルチプ
レクサ26は、供給されたサイズを用いて、現在フォー
マット・レジスタ24に記憶されているPVLCコード
ワードの最上位ビットMSBがどれであるかを識別する
機能をもつ。この最上位ビットが識別されると、その値
は、残りビット線28を介して、シフトされたコードワ
ードを保持するデータレジスタ14の出力側に戻され
る。この最上位ビットは、該データレジスタ14に記憶
された可変長コードワードと効果的に連結される。これ
は、該ビットを該レジスタの右側段に加えるか、或いは
少なくとも対応するデータ線に加えることによって行
う。この最上位ビットのフィードバックは、上述した残
りビットを戻すことに対応するものである。この場合、
出力される一定ビット長コードワードは2ビット長だけ
であるから、残りビットの最大数は1である。
ビット・マルチプレクサ26に供給される。該マルチプ
レクサ26は、供給されたサイズを用いて、現在フォー
マット・レジスタ24に記憶されているPVLCコード
ワードの最上位ビットMSBがどれであるかを識別する
機能をもつ。この最上位ビットが識別されると、その値
は、残りビット線28を介して、シフトされたコードワ
ードを保持するデータレジスタ14の出力側に戻され
る。この最上位ビットは、該データレジスタ14に記憶
された可変長コードワードと効果的に連結される。これ
は、該ビットを該レジスタの右側段に加えるか、或いは
少なくとも対応するデータ線に加えることによって行
う。この最上位ビットのフィードバックは、上述した残
りビットを戻すことに対応するものである。この場合、
出力される一定ビット長コードワードは2ビット長だけ
であるから、残りビットの最大数は1である。
【0026】フォーマット・レジスタ24に記憶された
PVLCコードワードが偶数ビット長を有する場合、残
りビットは生じない。フォーマット・レジスタ24に記
憶されたPVLCコードワードが奇数ビット長を有する
場合、ただ1つの残りビットが生じ第1フォーマット変
換段10にフィードバック(戻)される。実際上、フォ
ーマット・レジスタの奇数ビットのみが残りビットを生
じ、したがって、これらだけがビット・マルチプレクサ
26に接続される。
PVLCコードワードが偶数ビット長を有する場合、残
りビットは生じない。フォーマット・レジスタ24に記
憶されたPVLCコードワードが奇数ビット長を有する
場合、ただ1つの残りビットが生じ第1フォーマット変
換段10にフィードバック(戻)される。実際上、フォ
ーマット・レジスタの奇数ビットのみが残りビットを生
じ、したがって、これらだけがビット・マルチプレクサ
26に接続される。
【0027】サイズ・レジスタ22に記憶されたPVL
Cデータワードも、ステートマシン30に供給される。
ステートマシン30は、この入力に応答して出力マルチ
プレクサ32を制御し、有効データを含むと知っている
フォーマット・レジスタ24からビット対を読取らせ
る。そして、すべての有効ビットが読取られ、残りビッ
トが発生されるか又は発生されないことになる。フォー
マット・レジスタ24から読取られた2ビットの一定ビ
ット長データワードは、出力マルチプレクサ32を介し
て出力バスに供給される。
Cデータワードも、ステートマシン30に供給される。
ステートマシン30は、この入力に応答して出力マルチ
プレクサ32を制御し、有効データを含むと知っている
フォーマット・レジスタ24からビット対を読取らせ
る。そして、すべての有効ビットが読取られ、残りビッ
トが発生されるか又は発生されないことになる。フォー
マット・レジスタ24から読取られた2ビットの一定ビ
ット長データワードは、出力マルチプレクサ32を介し
て出力バスに供給される。
【0028】ステートマシン30の他の機能は、入力マ
ルチプレクサ20及びインクリメント選択ユニット19
の動作を制御することである。サイズ・レジスタ22に
記憶されている予処理されたビット長指示コードワード
が奇数値の場合(サイズ・レジスタ22に記憶された最
下位ビットLSBから検出可能)、ステートマシンは、
インクリメント選択ユニット19にこれを通るデータワ
ードをインクリメントさせ、入力マルチプレクサ20
に、シフトされたコードワードを保持するデータレジス
タ14を選択させて第2フォーマット変換段12に該コ
ードワードを送らせる。反対に、サイズ・レジスタ22
の値が偶数の場合、ステートマシン30は、インクリメ
ント選択ユニット19にデータワードをそのまま通過さ
せ、入力マルチプレクサ20にシフトされないコードワ
ードのデータレジスタ16を選択させる。
ルチプレクサ20及びインクリメント選択ユニット19
の動作を制御することである。サイズ・レジスタ22に
記憶されている予処理されたビット長指示コードワード
が奇数値の場合(サイズ・レジスタ22に記憶された最
下位ビットLSBから検出可能)、ステートマシンは、
インクリメント選択ユニット19にこれを通るデータワ
ードをインクリメントさせ、入力マルチプレクサ20
に、シフトされたコードワードを保持するデータレジス
タ14を選択させて第2フォーマット変換段12に該コ
ードワードを送らせる。反対に、サイズ・レジスタ22
の値が偶数の場合、ステートマシン30は、インクリメ
ント選択ユニット19にデータワードをそのまま通過さ
せ、入力マルチプレクサ20にシフトされないコードワ
ードのデータレジスタ16を選択させる。
【0029】図3は、可変ビット長コードワード、それ
に対応するビット長及びこれらより変換された一定長2
ビットワードの例を示す。この図は、或る数のVLCコ
ードワードとこれに対応するBLIコードワードの関係
を示している。また、所望の2ビットの一定ビット長コ
ードワード(FLC)も示している。第2フォーマット
変換段から残りビットが第1変換段に戻され、次のVL
Cコードワードと連結される点は、「※」印で示す。
に対応するビット長及びこれらより変換された一定長2
ビットワードの例を示す。この図は、或る数のVLCコ
ードワードとこれに対応するBLIコードワードの関係
を示している。また、所望の2ビットの一定ビット長コ
ードワード(FLC)も示している。第2フォーマット
変換段から残りビットが第1変換段に戻され、次のVL
Cコードワードと連結される点は、「※」印で示す。
【0030】VLCコードワードのLSBを左側に、M
SBを右側に示す。各コードワードは、システムを通過
する際まずLSBが処理される。この取決めに従って動
作するとき、VLCコードワードが、これより長いVL
Cコードワードに前置されることはないことが分かるで
あろう。これは、データを復号(デコード)する場合に
重要である。
SBを右側に示す。各コードワードは、システムを通過
する際まずLSBが処理される。この取決めに従って動
作するとき、VLCコードワードが、これより長いVL
Cコードワードに前置されることはないことが分かるで
あろう。これは、データを復号(デコード)する場合に
重要である。
【0031】図4は、図3のデータワード処理の際に第
1及び第2フォーマット変換段に保持されるデータワー
ドを示す。この図は、第1フォーマット変換段10にお
けるコードワードと、第2フォーマット変換段12にお
ける予処理されたコードワードとの関係を示している。
最初のコードワード「00」は、偶数ビット長であるか
ら、残りビットのないただ1つの完全一定長コードワー
ド(FLC)に変換される。次のコードワード「10
0」は、3という奇数ビット長を有する。第2フォーマ
ット変換段は、入力VLCコードワードからただ1つの
完全FLCコードワード「10」を形成し、残りのビッ
ト「0」を戻して次のVLCコードワード「1010」
に連結する。
1及び第2フォーマット変換段に保持されるデータワー
ドを示す。この図は、第1フォーマット変換段10にお
けるコードワードと、第2フォーマット変換段12にお
ける予処理されたコードワードとの関係を示している。
最初のコードワード「00」は、偶数ビット長であるか
ら、残りビットのないただ1つの完全一定長コードワー
ド(FLC)に変換される。次のコードワード「10
0」は、3という奇数ビット長を有する。第2フォーマ
ット変換段は、入力VLCコードワードからただ1つの
完全FLCコードワード「10」を形成し、残りのビッ
ト「0」を戻して次のVLCコードワード「1010」
に連結する。
【0032】この連結の結果、「01010」というP
VLCコードワードが第2フォーマット変換段に送られ
る。連結によって生じたビット長の増加を適切に表すた
めに、BLIコードワードもその値を「4」から「5」
にインクリメントされねばならない。残りの可変ビット
長コードワードも、同様に処理してゆく。
VLCコードワードが第2フォーマット変換段に送られ
る。連結によって生じたビット長の増加を適切に表すた
めに、BLIコードワードもその値を「4」から「5」
にインクリメントされねばならない。残りの可変ビット
長コードワードも、同様に処理してゆく。
【0033】上述の実施例は2ビット長の出力ワードを
利用するものであったが、本発明はこれと異なるビット
長の出力ワードが必要な場合にも適用可能なものであ
る。同様に、本発明は、特にビデオ画像データの処理に
適するものであるが、他の種類のデータの処理にも使用
できるものである。以上、本発明の実施例を図面により
詳細に説明したが、本発明は、これらの特定例に限定さ
れるものではなく、特許請求の範囲内において当業者が
種々の変形、変更をすることができるものである。
利用するものであったが、本発明はこれと異なるビット
長の出力ワードが必要な場合にも適用可能なものであ
る。同様に、本発明は、特にビデオ画像データの処理に
適するものであるが、他の種類のデータの処理にも使用
できるものである。以上、本発明の実施例を図面により
詳細に説明したが、本発明は、これらの特定例に限定さ
れるものではなく、特許請求の範囲内において当業者が
種々の変形、変更をすることができるものである。
【0034】
【発明の効果】本発明によれば、可変ビット長データワ
ードを高速で一定ビット長データワードにデータフォー
マット変換することができる。したがって、本発明は、
実時間ビデオ画像データのような高いデータレートを有
するデータを扱うシステムに使用することができる。
ードを高速で一定ビット長データワードにデータフォー
マット変換することができる。したがって、本発明は、
実時間ビデオ画像データのような高いデータレートを有
するデータを扱うシステムに使用することができる。
【図1】本発明データフォーマット変換が必要なタイプ
のシステムを示す概略図である。
のシステムを示す概略図である。
【図2】本発明の一実施例を示すブロック図である。
【図3】可変ビット長コードワード、それぞれに対応す
るビット長及び2ビット長出力ワードを示す説明図であ
る。
るビット長及び2ビット長出力ワードを示す説明図であ
る。
【図4】図3のデータワードを第1及び第2フォーマッ
ト変換段で処理する動作の説明図である。
ト変換段で処理する動作の説明図である。
10 第1フォーマット変換段 12 第2フォーマット変換段 14,16 データレジスタ 20 (入力)マルチプレクサ 30 ステートマシン 24 フォーマット・レジスタ 32 出力マルチプレクサ 22 サイズ・レジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−2464(JP,A) 特開 平3−255723(JP,A) 特開 平3−262332(JP,A) 特開 昭63−31372(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 1/41 - 1/419 H03M 7/46 H04N 7/24
Claims (6)
- 【請求項1】 可変長データワードを一定長データワー
ドのストリームにフォーマット変換するデータフォーマ
ット変換装置であって、 (i)可変長データワード及びそれに対応するビット長
指示ワードを受信して予処理する第1のフォーマット変
換手段と、 (ii)予処理された可変長データワード及びそれに対
応する予処理されたビット長指示ワードを受信して、予
処理された可変長データワードから一定長データワード
を発生する第2のフォーマット変換段と、 を備え、 上記第1フォーマット変換段が、可変長データワードを
並列に受信する複数のデータレジスタであって、それら
のデータレジスタの1つは上記可変長データワードのシ
フトされないものを記憶し、残りのデータレジスタは異
なる量だけ左にシフトされた可変長データワードを記憶
する複数のデータレジスタと、該複数のデータレジスタ
を上記第2フォーマット変換段に結合し、上記予処理さ
れた可変長データワードのうち、どちらの可変長データ
ワードを上記第1フォーマット変換段から上記第2フォ
ーマット変換段に送るかを選択するマルチプレクサを備
え、 上記第2フォーマット変換段が、予処理された可変長デ
ータワードを記憶するフォーマットレジスタと、該フォ
ーマットレジスタに結合され、上記各予処理された可変
長データワードから完全な一定長データワードを取り出
す出力マルチプレクサと、残りのビットを上記第1フォ
ーマット変換段に戻すためのビットマルチプレクサと、
上記第1フォーマット変換段で予処理されたビット長指
示ワードに応答して、上記第1フォーマット変換手段に
おいて次の対応するビット長指示ワードに加えるべき増
分を制御するステートマシンを備え、 上記第2フォーマット変換段は、予処理されたビット長
指示ワードに応答して動作し、対応する可変ビット長デ
ータワードを完全な一定長データワードと残りのビット
に分割し、上記完全一定長データワードを上記データフ
ォーマット変換装置から出力し、残りのビットがあれば
これを上記第1フォーマット変換段に戻し、 上記第1フォーマット変換段は、戻された残りのビット
を次の可変長データワードに連結して、予処理された可
変長データワードを発生し、次の対応するビット長指示
ワードを戻された残りビットの数だけ増加して、予処理
されたビット長指示ワードを発生するようにしたことを
特徴とするデータフォーマット変換装置。 - 【請求項2】 請求項1に記載の装置において、上記戻
された残りビットは、左にシフトされた次の可変長デー
タワードを記憶するデータレジスタの、上記次の可変長
データワードのビットで占められていない段に書き込む
ことにより、次の可変長データワードに連結されるよう
にしたデータフォーマット変換装置。 - 【請求項3】 請求項1に記載の装置において、上記ス
テートマシンは、上記予処理されたビット長指示ワード
に応答して、上記第1フォーマット変換段において次の
対応するビット長指示ワードに加えるべき増分を制御
し、且つ上記マルチプレクサによる上記選択を制御する
データフォーマット変換装置。 - 【請求項4】 請求項1に記載の装置において、前記出
力マルチプレクサは、上記予処理された可変長データワ
ードを記憶するフォーマット・レジスタに結合され、前
記ステートマシンの制御の下に動作して、各予処理され
た可変長データワードを、上記フォーマット・レジスタ
の一定サイズのグループの段を出力データバスに接続す
ることにより、完全な一定長データワードに分割するデ
ータフォーマット変換装置。 - 【請求項5】 請求項1に記載の装置において、前記第
2フォーマット変換段は、予処理されたビット長指示ワ
ードを受信して記憶し、その記憶した予処理されたビッ
ト長指示ワードを前記ステートマシンに加えるサイズ・
レジスタを備えたデータフォーマット変換装置。 - 【請求項6】 可変長データワードを一定長データワー
ドのストリームにフォーマット変換するデータフォーマ
ット変換方法であって、 (i)第1データフォーマット変換動作において、可変
長データワード及びそれに対応するビット長指示ワード
を受信して予処理すること、 (ii)第2データフォーマット変換動作において、予
処理された可変長データワード及び対応する予処理され
たビット長指示ワードを受信して、予処理された可変長
データワードから一定長データワードを発生すること、 の各ステップを含み、 上記第2のデータフォーマット変換動作では、予処理さ
れたビット長指示ワードに応答して、対応する予処理さ
れた可変長データワードを完全な一定長データワードと
残りのビットに分割し、上記完全一定長データワードを
出力し、残りのビットがあればこれを第1のデータフォ
ーマット変換動作に使用するために戻し、 上記第1のデータフォーマット変換動作では、戻された
残りのビットを次の可変長データワードに連結して、予
処理された可変長データワードを発生し、次の対応する
ビット長指示ワードを戻された残りビットの数だけ増加
して、予処理されたビット長指示ワードを発生すること
を特徴とするデータフォーマット変換方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9121669A GB2260428B (en) | 1991-10-11 | 1991-10-11 | Data Formatter |
GB9121669:7 | 1991-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05219386A JPH05219386A (ja) | 1993-08-27 |
JP3231855B2 true JP3231855B2 (ja) | 2001-11-26 |
Family
ID=10702817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27318992A Expired - Fee Related JP3231855B2 (ja) | 1991-10-11 | 1992-10-12 | データフォーマット変換装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5471594A (ja) |
JP (1) | JP3231855B2 (ja) |
GB (1) | GB2260428B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2270603B (en) * | 1992-09-09 | 1996-07-24 | Sony Broadcast & Communication | Data formatting |
JPH06350854A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 画像圧縮符号化装置 |
JPH07107303A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | ハフマン符号の復号化方法 |
JP3645027B2 (ja) * | 1995-09-20 | 2005-05-11 | 松下電器産業株式会社 | 可変長データ送受信装置 |
US5612956A (en) * | 1995-12-15 | 1997-03-18 | General Instrument Corporation Of Delaware | Reformatting of variable rate data for fixed rate communication |
US5668548A (en) * | 1995-12-28 | 1997-09-16 | Philips Electronics North America Corp. | High performance variable length decoder with enhanced throughput due to tagging of the input bit stream and parallel processing of contiguous code words |
US5802557A (en) * | 1996-03-18 | 1998-09-01 | Emc Corp | System and method for caching information in a digital data storage subsystem |
US7237090B1 (en) | 2000-12-29 | 2007-06-26 | Mips Technologies, Inc. | Configurable out-of-order data transfer in a coprocessor interface |
US7287147B1 (en) | 2000-12-29 | 2007-10-23 | Mips Technologies, Inc. | Configurable co-processor interface |
FR2821184A1 (fr) * | 2001-02-16 | 2002-08-23 | Koninkl Philips Electronics Nv | Trames de commandes et procede de concatenation de trame de commandes |
US7168066B1 (en) | 2001-04-30 | 2007-01-23 | Mips Technologies, Inc. | Tracing out-of order load data |
US7181728B1 (en) | 2001-04-30 | 2007-02-20 | Mips Technologies, Inc. | User controlled trace records |
US7069544B1 (en) | 2001-04-30 | 2006-06-27 | Mips Technologies, Inc. | Dynamic selection of a compression algorithm for trace data |
US7178133B1 (en) | 2001-04-30 | 2007-02-13 | Mips Technologies, Inc. | Trace control based on a characteristic of a processor's operating state |
US7185234B1 (en) * | 2001-04-30 | 2007-02-27 | Mips Technologies, Inc. | Trace control from hardware and software |
US7124072B1 (en) | 2001-04-30 | 2006-10-17 | Mips Technologies, Inc. | Program counter and data tracing from a multi-issue processor |
US7134116B1 (en) | 2001-04-30 | 2006-11-07 | Mips Technologies, Inc. | External trace synchronization via periodic sampling |
US7065675B1 (en) | 2001-05-08 | 2006-06-20 | Mips Technologies, Inc. | System and method for speeding up EJTAG block data transfers |
US6646576B1 (en) * | 2001-06-26 | 2003-11-11 | Globespanvirata, Inc. | System and method for processing data |
US7231551B1 (en) | 2001-06-29 | 2007-06-12 | Mips Technologies, Inc. | Distributed tap controller |
US7043668B1 (en) * | 2001-06-29 | 2006-05-09 | Mips Technologies, Inc. | Optimized external trace formats |
US7469012B2 (en) * | 2002-05-14 | 2008-12-23 | Broadcom Corporation | System and method for transcoding entropy-coded bitstreams |
DE10238289B4 (de) * | 2002-08-21 | 2005-03-31 | Siemens Ag | Verfahren zur skalierbaren Codierung von Bildinformation, insbesondere Videobildinformation |
EP1467570A1 (en) * | 2003-04-08 | 2004-10-13 | Alcatel | Method and apparatus for creating a robust video bit stream |
US7159101B1 (en) | 2003-05-28 | 2007-01-02 | Mips Technologies, Inc. | System and method to trace high performance multi-issue processors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4376933A (en) * | 1979-02-22 | 1983-03-15 | Xerox Corporation | Circuit for compacting data |
US4502111A (en) * | 1981-05-29 | 1985-02-26 | Harris Corporation | Token generator |
JPS59148467A (ja) * | 1983-02-14 | 1984-08-25 | Canon Inc | デ−タ圧縮装置 |
US4843632A (en) * | 1986-05-09 | 1989-06-27 | Prodigy Systems Corporation | Compressed image expansion system |
US4750149A (en) * | 1986-07-03 | 1988-06-07 | Integrated Device Technology, Inc. | Programmable FIFO buffer |
US4914675A (en) * | 1988-01-28 | 1990-04-03 | General Electric Company | Apparatus for efficiently packing data in a buffer |
JP3013381B2 (ja) * | 1990-03-28 | 2000-02-28 | ソニー株式会社 | 可変長データの復号装置 |
JP2922571B2 (ja) * | 1990-04-05 | 1999-07-26 | キヤノン株式会社 | データ変換回路 |
US5173695A (en) * | 1990-06-29 | 1992-12-22 | Bell Communications Research, Inc. | High-speed flexible variable-length-code decoder |
DE69131809T2 (de) * | 1990-09-04 | 2000-05-11 | Canon Kk | Bildverarbeitungsverfahren und -gerät |
-
1991
- 1991-10-11 GB GB9121669A patent/GB2260428B/en not_active Expired - Fee Related
-
1992
- 1992-10-12 JP JP27318992A patent/JP3231855B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-23 US US08/248,637 patent/US5471594A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5471594A (en) | 1995-11-28 |
GB2260428B (en) | 1995-03-08 |
GB9121669D0 (en) | 1991-11-27 |
GB2260428A (en) | 1993-04-14 |
JPH05219386A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3231855B2 (ja) | データフォーマット変換装置及び方法 | |
EP1162847B1 (en) | Variable length decoder | |
JP3136796B2 (ja) | 可変長符号デコーダ | |
KR100286195B1 (ko) | 가변장 코드로 엔코드된 신호의 디코딩 장치 | |
US4486784A (en) | Image compression systems | |
JP3169482B2 (ja) | 直列データ復号方式 | |
CN1139861A (zh) | 编码可变长度代码及分段其可变长度码字的装置 | |
US5309156A (en) | Variable-length code decoding device | |
JP2853784B2 (ja) | 符号・復号化装置 | |
US4972497A (en) | Image coding system | |
JP3230933B2 (ja) | データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ | |
JP3389391B2 (ja) | 可変長コードの符号化及び分割装置 | |
JPH05227440A (ja) | データ符号化装置及び方法 | |
JP3116989B2 (ja) | 圧縮された2値画像データの復元装置 | |
US7020340B2 (en) | Methods for compressing and decompressing data | |
US5657016A (en) | Variable length decoder with one of N length indicator | |
EP0499225B1 (en) | Variable-length code decoding device | |
JP3386638B2 (ja) | 可変長符号の復号方法および装置 | |
JPH04298164A (ja) | ファクシミリ装置用データ圧縮/解凍回路 | |
JP2001102937A (ja) | ランレングス符号化方法及びランレングス符号化装置 | |
US5828906A (en) | System for sequentially shifting bits from the next one of the most significant bit and then outputting the most significant bit according a selection signal | |
JP3044847B2 (ja) | 可変長符号の復号化装置 | |
JP3260862B2 (ja) | パラレルデータ伝送装置 | |
JPH02218224A (ja) | データ転送方法 | |
JPS6342472B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |