JPH0346822B2 - - Google Patents
Info
- Publication number
- JPH0346822B2 JPH0346822B2 JP56110525A JP11052581A JPH0346822B2 JP H0346822 B2 JPH0346822 B2 JP H0346822B2 JP 56110525 A JP56110525 A JP 56110525A JP 11052581 A JP11052581 A JP 11052581A JP H0346822 B2 JPH0346822 B2 JP H0346822B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drive
- terminal
- level
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は表示駆動装置に関し、特に液晶表示器
のテスト回路を有する液晶表示駆動装置に関す
る。
のテスト回路を有する液晶表示駆動装置に関す
る。
液晶表示駆動装置を用いて液晶表示器を時分割
駆動する場合、最適な駆動を実行するために、第
１図に示すような多値の電圧レベルを有する信号
を発生する必要がある。同図は、８時分割駆動時
の駆動信号波形図であり、ａ〜ｃのROW１〜
ROW８は、液晶表示器の行電極を駆動するため
に順次発生される行駆動信号であり、ｄ〜ｆの
COL１〜COLnは、液晶表示器の列電極を駆動す
るために表示情報に対応して発生される列駆動信
号である。行駆動信号は、電圧レベルV1、V2、
V5、V6を、列駆動信号は電圧レベルV1、V3、
V4、V6を必要とする。
駆動する場合、最適な駆動を実行するために、第
１図に示すような多値の電圧レベルを有する信号
を発生する必要がある。同図は、８時分割駆動時
の駆動信号波形図であり、ａ〜ｃのROW１〜
ROW８は、液晶表示器の行電極を駆動するため
に順次発生される行駆動信号であり、ｄ〜ｆの
COL１〜COLnは、液晶表示器の列電極を駆動す
るために表示情報に対応して発生される列駆動信
号である。行駆動信号は、電圧レベルV1、V2、
V5、V6を、列駆動信号は電圧レベルV1、V3、
V4、V6を必要とする。
又、同図においてＴは時分割駆動の１サイクル
時間であり、１／Ｔはフレーム周波数と呼ばれ、
60〜200Hzが通例となつている。
時間であり、１／Ｔはフレーム周波数と呼ばれ、
60〜200Hzが通例となつている。
一方、液晶表示器は、第２図に示すように、行
電極LEと列電極CEの交点（斜線部）で液晶表示
素子が形成され、液晶表示素子は第３図に示すよ
うに電気的にキヤパシタＣと等価である。したが
つて、多値レベルの行駆動信号及び列駆動信号に
より液晶表示器を駆動する場合、液晶表示器の各
キヤパシタの容量を充放電するため、行駆動端子
及び列駆動端子を通じて、充放電々流が流れる。
電極LEと列電極CEの交点（斜線部）で液晶表示
素子が形成され、液晶表示素子は第３図に示すよ
うに電気的にキヤパシタＣと等価である。したが
つて、多値レベルの行駆動信号及び列駆動信号に
より液晶表示器を駆動する場合、液晶表示器の各
キヤパシタの容量を充放電するため、行駆動端子
及び列駆動端子を通じて、充放電々流が流れる。
これを第４図を参照して説明する。同図ａは、
行駆動信号を出力する回路図であり、行駆動端子
ROW１には液晶表示素子と等価なキヤパシタＣ
が接続されている。トランスフア素子２７〜３２
はそれぞれのゲートがハイレベルとなつた時、導
通状態となり、ローレベルの時、非導通状態とな
る。トランスフア素子２７〜３０の一方の端子
（ソース又はドレイン）は電源V1，V2，V5，V6
と接続される。トランスフア素子２７，３０の他
方の端子（ドレイン又はソース）は共通に接続さ
れトランスフア素子３１の一方の端子に接続され
てる。又、トランスフア素子２８と２９の他方の
端子は、共通に接続されてトランスフア素子３２
の一方の端子に接続される。
行駆動信号を出力する回路図であり、行駆動端子
ROW１には液晶表示素子と等価なキヤパシタＣ
が接続されている。トランスフア素子２７〜３２
はそれぞれのゲートがハイレベルとなつた時、導
通状態となり、ローレベルの時、非導通状態とな
る。トランスフア素子２７〜３０の一方の端子
（ソース又はドレイン）は電源V1，V2，V5，V6
と接続される。トランスフア素子２７，３０の他
方の端子（ドレイン又はソース）は共通に接続さ
れトランスフア素子３１の一方の端子に接続され
てる。又、トランスフア素子２８と２９の他方の
端子は、共通に接続されてトランスフア素子３２
の一方の端子に接続される。
トランスフア素子３１と３２の他方の端子は行
駆動端子ROW１に共通に接続される。今、トラ
ンスフア素子２９と３２が導通状態であれば、行
駆動端子ROW１には電圧V5が出力され、次にト
ランスフア素子３０及び３１が導通状態となる
と、行駆動端子ROW１は電圧V6が出力される。
この時、キヤパシタＣは以前の電圧V5にて充電
されている。従つて、トランスフア素子３０と３
１を通じて放電電流が流れ、放電が完了するとキ
ヤパシタＣは電圧V6となる。次に、トランスフ
ア素子２７と３１が導通状態となると、行駆動端
子ROW１は電圧V1を出力するので、キヤパシタ
Ｃはトランスフア素子２７と３１を通して流れる
充電電流により、電圧V1となる。したがつて、
キヤパシタＣの充放電時間は、キヤパシタＣの容
量とトランスフア素子２７〜３２のインピーダン
スによつて決定され、もしトランスフア素子のイ
ンピーダンスが高い場合には、第４図ｂの破線の
ごとく行駆動信号波形になまりが生じる。
駆動端子ROW１に共通に接続される。今、トラ
ンスフア素子２９と３２が導通状態であれば、行
駆動端子ROW１には電圧V5が出力され、次にト
ランスフア素子３０及び３１が導通状態となる
と、行駆動端子ROW１は電圧V6が出力される。
この時、キヤパシタＣは以前の電圧V5にて充電
されている。従つて、トランスフア素子３０と３
１を通じて放電電流が流れ、放電が完了するとキ
ヤパシタＣは電圧V6となる。次に、トランスフ
ア素子２７と３１が導通状態となると、行駆動端
子ROW１は電圧V1を出力するので、キヤパシタ
Ｃはトランスフア素子２７と３１を通して流れる
充電電流により、電圧V1となる。したがつて、
キヤパシタＣの充放電時間は、キヤパシタＣの容
量とトランスフア素子２７〜３２のインピーダン
スによつて決定され、もしトランスフア素子のイ
ンピーダンスが高い場合には、第４図ｂの破線の
ごとく行駆動信号波形になまりが生じる。
液晶表示器の表示品質は、液晶表示素子に印加
される電圧実効値に依存するため、行駆動信号及
び列駆動信号に第４図ｂの破線で示すような波形
なまりが生じると、電圧実効値が低下して表示品
質が劣化する。
される電圧実効値に依存するため、行駆動信号及
び列駆動信号に第４図ｂの破線で示すような波形
なまりが生じると、電圧実効値が低下して表示品
質が劣化する。
この様に、行駆動端子及び列駆動端子の出力イ
ンピーダンスによつて液晶表示器の表示品質が左
右されるため、液晶駆動装置として出荷できる製
品は、インピーダンスの大きさが規格内のもので
なければならない。
ンピーダンスによつて液晶表示器の表示品質が左
右されるため、液晶駆動装置として出荷できる製
品は、インピーダンスの大きさが規格内のもので
なければならない。
従来その測定選別を以下のようにして行なつて
いた。
いた。
第４図ｂからわかるように、行及び列駆動信号
波形のなまりは、電圧が変化するたびに生じるの
でインピーダンスの測定も各電圧レベル毎に行な
わなければならない。
波形のなまりは、電圧が変化するたびに生じるの
でインピーダンスの測定も各電圧レベル毎に行な
わなければならない。
しかしながら、特別な測定回路をもたない従来
の装置ではその測定時間が極めて長かつた。即
ち、液晶表示器を時分割駆動するためのフレーム
周波数は60〜200Hzに設定されているので、行及
び列駆動信号がある電圧レベルから次の電圧レベ
ルに変化するまでの時間が長いこと、又、列駆動
信号の電圧レベルを発生させるためには表示情報
を特別に与えてやらなければならないこと、そし
てそのための表示情報入力処理が複雑であること
の理由による。したがつて、従来行駆動端子及び
列駆動端子を多数有する液晶駆動装置において
は、各駆動端子毎に又各電圧レベル毎にその時々
のインピーダンスを測定する必要性から長時間の
測定時間が要求され、そのため量産性や経済性を
著しく滞らせていた。
の装置ではその測定時間が極めて長かつた。即
ち、液晶表示器を時分割駆動するためのフレーム
周波数は60〜200Hzに設定されているので、行及
び列駆動信号がある電圧レベルから次の電圧レベ
ルに変化するまでの時間が長いこと、又、列駆動
信号の電圧レベルを発生させるためには表示情報
を特別に与えてやらなければならないこと、そし
てそのための表示情報入力処理が複雑であること
の理由による。したがつて、従来行駆動端子及び
列駆動端子を多数有する液晶駆動装置において
は、各駆動端子毎に又各電圧レベル毎にその時々
のインピーダンスを測定する必要性から長時間の
測定時間が要求され、そのため量産性や経済性を
著しく滞らせていた。
本発明は、このような事情に鑑みてなされたも
ので、その目的は行駆動端子及び列駆動端子のイ
ンピーダンスを短時間で測定するテスト回路を具
備した表示駆動装置を提供することである。
ので、その目的は行駆動端子及び列駆動端子のイ
ンピーダンスを短時間で測定するテスト回路を具
備した表示駆動装置を提供することである。
本発明は、テスト状態と動作状態とを指示する
指示信号を発生する手段と、前記指示信号が動作
状態を指示していることを検出して、表示情報に
基いた表示駆動信号を発生する手段と、前記指示
信号がテスト状態を指示していることを検出して
テスト信号を発生する手段と、前記表示駆動信号
及び前記テスト信号を切り換えて表示駆動信号入
力端子に供給する手段とを含む。
指示信号を発生する手段と、前記指示信号が動作
状態を指示していることを検出して、表示情報に
基いた表示駆動信号を発生する手段と、前記指示
信号がテスト状態を指示していることを検出して
テスト信号を発生する手段と、前記表示駆動信号
及び前記テスト信号を切り換えて表示駆動信号入
力端子に供給する手段とを含む。
より具体的には、交流駆動を実行するための交
流信号と表示情報とに基づいて複数電位から成る
液晶駆動信号を発生する液晶表示駆動装置であつ
て、第１制御信号と、第２制御信号と、テスト状
態又は動作状態を指示する状態指示信号とを発生
し、前記状態指示信号の所定のレベルに応答して
前記交流信号及び前記第１制御信号の中からいず
れか一方を選択する第１の選択手段と、前記状態
指示信号の前記所定のレベルに応答して前記表示
信号及び前記第２制御信号の中からいずれか一方
を選択する第２の選択手段と、前記第１の選択手
段及び前記第２の選択手段により夫々選択された
信号に基づいて複数レベルの電圧を発生する電圧
発生源の中から所定の電圧を選択して発生するス
イツチ回路とを備え、表示処理動作時には前記第
１の選択手段により前記交流信号を、又前記第２
の手段により前記表示情報をそれぞれ選択して、
前記スイツチ回路により前記表示情報に応じた電
圧の液晶駆動信号を発生し、テスト動作時には前
記第１の選択手段により前記第１制御信号を選択
し、又前記第２の選択手段により前記第２制御信
号を選択して、これらに基いて前記スイツチ手段
を制御して前記複数レベルの電圧の中から所定の
電圧を選択して出力せしめるようにしたことを特
徴とする液晶表示駆動装置が得られる。
流信号と表示情報とに基づいて複数電位から成る
液晶駆動信号を発生する液晶表示駆動装置であつ
て、第１制御信号と、第２制御信号と、テスト状
態又は動作状態を指示する状態指示信号とを発生
し、前記状態指示信号の所定のレベルに応答して
前記交流信号及び前記第１制御信号の中からいず
れか一方を選択する第１の選択手段と、前記状態
指示信号の前記所定のレベルに応答して前記表示
信号及び前記第２制御信号の中からいずれか一方
を選択する第２の選択手段と、前記第１の選択手
段及び前記第２の選択手段により夫々選択された
信号に基づいて複数レベルの電圧を発生する電圧
発生源の中から所定の電圧を選択して発生するス
イツチ回路とを備え、表示処理動作時には前記第
１の選択手段により前記交流信号を、又前記第２
の手段により前記表示情報をそれぞれ選択して、
前記スイツチ回路により前記表示情報に応じた電
圧の液晶駆動信号を発生し、テスト動作時には前
記第１の選択手段により前記第１制御信号を選択
し、又前記第２の選択手段により前記第２制御信
号を選択して、これらに基いて前記スイツチ手段
を制御して前記複数レベルの電圧の中から所定の
電圧を選択して出力せしめるようにしたことを特
徴とする液晶表示駆動装置が得られる。
以下、図面を参照して本発明の実施例について
その詳細を説明する。
その詳細を説明する。
第５図は本発明の一実施例を示す要部回路図
で、８時分割駆動により、液晶表示器を駆動する
液晶表示駆動装置の例である。テスト状態指示信
号線TSTはインバータ回路１、トランスフア素
子（例えばFET）２−１〜２−ｎのゲート、ト
ランスフア素子３のゲート及びトランスフア素子
４−１〜４−８のゲートに共通に接続される。
で、８時分割駆動により、液晶表示器を駆動する
液晶表示駆動装置の例である。テスト状態指示信
号線TSTはインバータ回路１、トランスフア素
子（例えばFET）２−１〜２−ｎのゲート、ト
ランスフア素子３のゲート及びトランスフア素子
４−１〜４−８のゲートに共通に接続される。
インバータ回路１の出力は、トランスフア素子
５−１〜５−ｎのゲート、トランスフア素子６の
ゲート及びトランスフア素子７−１〜７−８のゲ
ートと接続される。第１制御線CRL１はトラン
スフア素子３の一方の端子に接続され、第２制御
線CRL２はトランスフア素子２−１〜２−ｎ及
び４−１〜４−８の一方の端子に接続される。
又、トランスフア素子６の一方の端子は、液晶表
示器を交流駆動するための交流駆動信号が供給さ
れる交流駆動線と接続され、トランスフア素子５
−１〜５−ｎの一方の端子のそれぞれは表示情報
が供給されるデータ線Ｄ１〜Dnの対応するもの
と接続される。トランスフア素子７−１〜７−８
の一方の端子は、それぞれ時分割駆動情報となる
タイミング信号が入力されるタイミング信号線Ｔ
１〜Ｔ８に接続される。トランスフア素子２−１
〜２−ｎの他方の端子は、それぞれトランスフア
素子５−１〜５−ｎの他方の端子と接続され、
又、インバータ回路８−１〜８−ｎ及びトランス
フア素子９−１〜９−ｎのゲートともそれぞれ接
続される。インバータ回路８−１〜８−ｎの出力
はそれぞれ対応するトランスフア素子１０−１〜
１０−ｎのゲートに接続される。トランスフア素
子４−１〜４−８及び７−１〜７−８の各他方の
端子は夫々共通接続され、これらはインバータ回
路１１−１〜１１−８及びトランスフア素子１２
−１〜１２−８のゲートにそれぞれ接続される。
インバータ回路１１−１〜１１−８の出力はトラ
ンスフア素子１３−１〜１３−８のゲートに接続
される。一方、トランスフア素子３の他方の端子
はトランスフア素子６の他方の端子と共通接続さ
れ、更にインバータ回路１４の入力とトランスフ
ア素子１５，１６，１７及び１８のゲートに接続
される。インバータ回路１４の出力は、トランス
フア素子１９，２０，２１及び２２のゲートに接
続される。又、トランスフア素子１５の一方の端
子は、電源V1と接続されており、トランスフア
素子１５の他方の端子は導線２３を介してトラン
スフア素子１２−１〜１２−８及びトランスフア
素子２０の一方の端子に接続される。トランスフ
ア素子２０の他方の端子は電源V6と接続される。
更に、トランスフア素子１９の一方の端子は電源
V2と接続され、その他方の端子は導線２４を介
してトランスフア１３−１〜１３−８の一方の端
子及びトランスフア素子１６の一方の端子と接続
されている。トランスフア素子１６の他方の端子
には電源V5が接続される。又、トランスフア素
子１２−１〜１２−８の他方の端子とトランスフ
ア１３−１〜１３−８の他方の端子とは夫々共通
に接続されており、それぞれ行駆動信号出力端子
ROW１〜ROW８に導出されている。すなわち、
トランスフア素子１５，１６，１９，２０，１２
−１〜１２−８及び１３−１〜１３−８は、交流
駆動信号ACか第１制御信号CRL１及びタイミン
グ信号Ｔ１〜Ｔ８か第２制御信号CRL２に基づ
き、電圧レベルV1、V2、V5、V6のうちの１つを
選択するスイツチ群を構成している。
５−１〜５−ｎのゲート、トランスフア素子６の
ゲート及びトランスフア素子７−１〜７−８のゲ
ートと接続される。第１制御線CRL１はトラン
スフア素子３の一方の端子に接続され、第２制御
線CRL２はトランスフア素子２−１〜２−ｎ及
び４−１〜４−８の一方の端子に接続される。
又、トランスフア素子６の一方の端子は、液晶表
示器を交流駆動するための交流駆動信号が供給さ
れる交流駆動線と接続され、トランスフア素子５
−１〜５−ｎの一方の端子のそれぞれは表示情報
が供給されるデータ線Ｄ１〜Dnの対応するもの
と接続される。トランスフア素子７−１〜７−８
の一方の端子は、それぞれ時分割駆動情報となる
タイミング信号が入力されるタイミング信号線Ｔ
１〜Ｔ８に接続される。トランスフア素子２−１
〜２−ｎの他方の端子は、それぞれトランスフア
素子５−１〜５−ｎの他方の端子と接続され、
又、インバータ回路８−１〜８−ｎ及びトランス
フア素子９−１〜９−ｎのゲートともそれぞれ接
続される。インバータ回路８−１〜８−ｎの出力
はそれぞれ対応するトランスフア素子１０−１〜
１０−ｎのゲートに接続される。トランスフア素
子４−１〜４−８及び７−１〜７−８の各他方の
端子は夫々共通接続され、これらはインバータ回
路１１−１〜１１−８及びトランスフア素子１２
−１〜１２−８のゲートにそれぞれ接続される。
インバータ回路１１−１〜１１−８の出力はトラ
ンスフア素子１３−１〜１３−８のゲートに接続
される。一方、トランスフア素子３の他方の端子
はトランスフア素子６の他方の端子と共通接続さ
れ、更にインバータ回路１４の入力とトランスフ
ア素子１５，１６，１７及び１８のゲートに接続
される。インバータ回路１４の出力は、トランス
フア素子１９，２０，２１及び２２のゲートに接
続される。又、トランスフア素子１５の一方の端
子は、電源V1と接続されており、トランスフア
素子１５の他方の端子は導線２３を介してトラン
スフア素子１２−１〜１２−８及びトランスフア
素子２０の一方の端子に接続される。トランスフ
ア素子２０の他方の端子は電源V6と接続される。
更に、トランスフア素子１９の一方の端子は電源
V2と接続され、その他方の端子は導線２４を介
してトランスフア１３−１〜１３−８の一方の端
子及びトランスフア素子１６の一方の端子と接続
されている。トランスフア素子１６の他方の端子
には電源V5が接続される。又、トランスフア素
子１２−１〜１２−８の他方の端子とトランスフ
ア１３−１〜１３−８の他方の端子とは夫々共通
に接続されており、それぞれ行駆動信号出力端子
ROW１〜ROW８に導出されている。すなわち、
トランスフア素子１５，１６，１９，２０，１２
−１〜１２−８及び１３−１〜１３−８は、交流
駆動信号ACか第１制御信号CRL１及びタイミン
グ信号Ｔ１〜Ｔ８か第２制御信号CRL２に基づ
き、電圧レベルV1、V2、V5、V6のうちの１つを
選択するスイツチ群を構成している。
一方、トランスフア素子２２の一方の端子は電
源V1と接続され、他方の端子は導線２５を介し
てトランスフア素子９−１〜９−ｎの一方の端子
及びトランスフア素子１７の一方の端子と接続さ
れる。トランスフア素子１７の他方の端子は電源
V6と接続される。トランスフア素子１８の一方
の端子は電源V3と接続され、その他方の端子は
導線２６を介してトランスフア素子１０−１〜１
０−ｎの一方の端子及びトランスフア素子２１の
一方の端子と接続される。トランスフア素子２１
の他方の端子は電源V4と接続される。又、トラ
ンスフア素子９−１〜９−ｎの他方の端子はそれ
ぞれトランスフア素子１０−１〜１０−ｎの他方
の端子と接続され、列駆動信号出力端子COL１
〜COLnに対応して導出される。すなわち、トラ
ンスフア素子１７，１８，２１，２２，９−１〜
９−ｎ及び１０−１〜１０−ｎは、交流駆動信号
ACか第１制御信号CRL１及び表示情報Ｄ１〜Dn
か第２制御信号CRL２に基づいて、電圧V1、
V2、V3、V6の中から１つを選択するスイツチ群
を構成している。
源V1と接続され、他方の端子は導線２５を介し
てトランスフア素子９−１〜９−ｎの一方の端子
及びトランスフア素子１７の一方の端子と接続さ
れる。トランスフア素子１７の他方の端子は電源
V6と接続される。トランスフア素子１８の一方
の端子は電源V3と接続され、その他方の端子は
導線２６を介してトランスフア素子１０−１〜１
０−ｎの一方の端子及びトランスフア素子２１の
一方の端子と接続される。トランスフア素子２１
の他方の端子は電源V4と接続される。又、トラ
ンスフア素子９−１〜９−ｎの他方の端子はそれ
ぞれトランスフア素子１０−１〜１０−ｎの他方
の端子と接続され、列駆動信号出力端子COL１
〜COLnに対応して導出される。すなわち、トラ
ンスフア素子１７，１８，２１，２２，９−１〜
９−ｎ及び１０−１〜１０−ｎは、交流駆動信号
ACか第１制御信号CRL１及び表示情報Ｄ１〜Dn
か第２制御信号CRL２に基づいて、電圧V1、
V2、V3、V6の中から１つを選択するスイツチ群
を構成している。
尚、すべてのトランスフア素子は、それぞれの
ゲートにハイレベルが入力された時導通状態とな
り、ローレベルが入力された時、非導通状態とな
るものとする。尚、導電型が逆であれば導通・非
導通も逆になることは明らかである。
ゲートにハイレベルが入力された時導通状態とな
り、ローレベルが入力された時、非導通状態とな
るものとする。尚、導電型が逆であれば導通・非
導通も逆になることは明らかである。
以下に第６図のタイミング図を参照して、第５
図の実施例の動作を詳しく説明する。まず、テス
ト状態指示線TSTにローレベルの信号を供給す
ると、トランスフア素子２−１〜２−ｎ，３，４
−１〜４−８は全て非導通状態となり、トランス
フア素子５−１〜５−ｎ，６，７−１〜７−８は
全て導通状態となる。したがつて、インバータ回
路８−１〜８−ｎとトランスフア素子９−１〜９
−ｎのゲートには、それぞれデータ線Ｄ１〜Dn
を介して表示処理装置（図示せず）から転送され
てきた表示情報が入力され、インバータ回路１４
とトランスフア素子１５〜１８のゲートには、交
流駆動線ACを介して印加された交流駆動信号が
入力される。又、インバータ回路１１−１〜１１
−８とトランスフア素子１２−１〜１２−８のゲ
ートにはタイミング信号線Ｔ１〜Ｔ８上のタイミ
ング信号が入力される。今、第６図に示すごと
く、交流駆動信号ACが入力されると、それがハ
イレベルの時はトランスフア素子１５〜１８が導
通状態となる。また、インバータ回路４の出力が
ローレベルとなるので、トランスフア素子１９〜
２２は非導通状態となる。したがつて導線２３〜
２６は、それぞれ電圧V1、V5、V6、V3レベルと
なる。逆に、交流駆動信号ACがローレベルの時
には、トランスフア素子１５〜１８が非導通状
態、トランスフア素子１９〜２２が導通となるの
で、導線２３〜２６はそれぞれ電圧V6、V2、
V1、V4レベルとなる。したがつて、導線２３〜
２６には交流駆動信号ACに同期して、第６図に
示すような電圧レベルが選択されて出力される。
図の実施例の動作を詳しく説明する。まず、テス
ト状態指示線TSTにローレベルの信号を供給す
ると、トランスフア素子２−１〜２−ｎ，３，４
−１〜４−８は全て非導通状態となり、トランス
フア素子５−１〜５−ｎ，６，７−１〜７−８は
全て導通状態となる。したがつて、インバータ回
路８−１〜８−ｎとトランスフア素子９−１〜９
−ｎのゲートには、それぞれデータ線Ｄ１〜Dn
を介して表示処理装置（図示せず）から転送され
てきた表示情報が入力され、インバータ回路１４
とトランスフア素子１５〜１８のゲートには、交
流駆動線ACを介して印加された交流駆動信号が
入力される。又、インバータ回路１１−１〜１１
−８とトランスフア素子１２−１〜１２−８のゲ
ートにはタイミング信号線Ｔ１〜Ｔ８上のタイミ
ング信号が入力される。今、第６図に示すごと
く、交流駆動信号ACが入力されると、それがハ
イレベルの時はトランスフア素子１５〜１８が導
通状態となる。また、インバータ回路４の出力が
ローレベルとなるので、トランスフア素子１９〜
２２は非導通状態となる。したがつて導線２３〜
２６は、それぞれ電圧V1、V5、V6、V3レベルと
なる。逆に、交流駆動信号ACがローレベルの時
には、トランスフア素子１５〜１８が非導通状
態、トランスフア素子１９〜２２が導通となるの
で、導線２３〜２６はそれぞれ電圧V6、V2、
V1、V4レベルとなる。したがつて、導線２３〜
２６には交流駆動信号ACに同期して、第６図に
示すような電圧レベルが選択されて出力される。
第６図に示すようにタイミング信号Ｔ１〜Ｔ８
は、時間経過に沿つて順次発生されるものであ
り、かつ交流駆動信号ACと同期している。例え
ば、タイミング信号Ｔ１がハイレベルの時、テス
ト状態指示線TSTはローレベルであるので、ト
ランスフア素子１２−１が導通状態、トランスフ
ア素子１３−１が非導通状態となる。従つて、
ROW１端子には導線２３の電圧が出力される。
すなわち、交流駆動信号ACがローレベルの時は
電圧V6が、交流駆動信号ACがハイレベルの時は
電圧V1が夫々選択されて出力される。又、タイ
ミング信号Ｔ１がローレベルの時、ROW１端子
には導線２４の電圧が出力されるので、この時交
流駆動信号ACがローレベルであれば電圧V2が、
又交流駆動信号ACがハイレベルであれば電圧V5
が交互に出力される。
は、時間経過に沿つて順次発生されるものであ
り、かつ交流駆動信号ACと同期している。例え
ば、タイミング信号Ｔ１がハイレベルの時、テス
ト状態指示線TSTはローレベルであるので、ト
ランスフア素子１２−１が導通状態、トランスフ
ア素子１３−１が非導通状態となる。従つて、
ROW１端子には導線２３の電圧が出力される。
すなわち、交流駆動信号ACがローレベルの時は
電圧V6が、交流駆動信号ACがハイレベルの時は
電圧V1が夫々選択されて出力される。又、タイ
ミング信号Ｔ１がローレベルの時、ROW１端子
には導線２４の電圧が出力されるので、この時交
流駆動信号ACがローレベルであれば電圧V2が、
又交流駆動信号ACがハイレベルであれば電圧V5
が交互に出力される。
この結果、第１図に示すようなROW１信号の
タイミング波形が得られ、又、同様にタイミング
信号Ｔ２〜Ｔ８に対応してROW２〜ROW８信
号が得られる。一方、データ線Ｄ１〜Dnに入力
される表示情報も交流駆動信号ACと同期してお
り、例えば、データ線Ｄ１に、表示情報としてハ
イレベルが入力された時、テスト状態指示線
TSTがローレベルであるからトランスフア素子
５−１が導通状態にあり、トランスフア素子９−
１が導通状態、トランスフア素子１０−１が非導
通状態となる。従つて、COL１端子には導線２
５の電圧が出力される。すなわち、交流駆動信号
ACが、ローレベルの時は電圧V1が、交流駆動信
号ACがハイレベルの時は電圧V6が出力される。
又、データ線Ｄ１上に表示情報としてローレベル
が入力された場合には、COL１端子には導線２
６の電圧、すなわち、交流駆動信号に同期して
V3、V4が出力される。したがつて、第６図に示
すように、データ線Ｄ１上にハイレベル及びロー
レベルの表示情報が交互に入力されると、第１図
のCOL１信号が得られる。他のCOL２〜COLn端
子についても、データ線Ｄ２〜Dnに入力される
表示情報に対応して、所望の列駆動信号がそれぞ
れ得られることは第５図から明らかであろう。
タイミング波形が得られ、又、同様にタイミング
信号Ｔ２〜Ｔ８に対応してROW２〜ROW８信
号が得られる。一方、データ線Ｄ１〜Dnに入力
される表示情報も交流駆動信号ACと同期してお
り、例えば、データ線Ｄ１に、表示情報としてハ
イレベルが入力された時、テスト状態指示線
TSTがローレベルであるからトランスフア素子
５−１が導通状態にあり、トランスフア素子９−
１が導通状態、トランスフア素子１０−１が非導
通状態となる。従つて、COL１端子には導線２
５の電圧が出力される。すなわち、交流駆動信号
ACが、ローレベルの時は電圧V1が、交流駆動信
号ACがハイレベルの時は電圧V6が出力される。
又、データ線Ｄ１上に表示情報としてローレベル
が入力された場合には、COL１端子には導線２
６の電圧、すなわち、交流駆動信号に同期して
V3、V4が出力される。したがつて、第６図に示
すように、データ線Ｄ１上にハイレベル及びロー
レベルの表示情報が交互に入力されると、第１図
のCOL１信号が得られる。他のCOL２〜COLn端
子についても、データ線Ｄ２〜Dnに入力される
表示情報に対応して、所望の列駆動信号がそれぞ
れ得られることは第５図から明らかであろう。
以上のように、テスト状態指示線TSTがロー
レベルの時（即ち、通常の表示処理モードの時）
は、表示情報に応じた行駆動信号と列駆動信号と
が得られ、液晶表示素子をドライブすることがで
きる。
レベルの時（即ち、通常の表示処理モードの時）
は、表示情報に応じた行駆動信号と列駆動信号と
が得られ、液晶表示素子をドライブすることがで
きる。
次に、テスト状態指示線TSTをハイレベルに
した時、即ちテストモードの時について説明す
る。はじめに第１及び第２制御線CRL１，CRL
２が共にローレベルの場合には、テスト状態指示
線TSTがハイレベルで、第１制御線CRL１がロ
ーレベルであるから、インバータ回路１４の出力
はハイレベルとなる。その結果、トランスフア素
子１９〜２２は導通状態となり、トランスフア素
子１５〜１８は非導通状態となる。したがつて、
導線２３〜２６にはそれぞれ電圧V6、V2、V1、
V4レベルが出力される。一方、第２制御線CRL
２上の信号がローレベルであるから、インバータ
回路１１−１〜１１−８及び８−１〜８−ｎの各
出力はハイレベルとなり、トランスフア素子１３
−１〜１３−８及び１０−１〜１０−ｎが導通状
態となる。したがつて、ROW１〜ROW８端子
には電圧V2レベルが、又COL１〜COLn端子には
電圧V4が、夫々交流駆動線AC上の信号に関係な
く一定して出力される。
した時、即ちテストモードの時について説明す
る。はじめに第１及び第２制御線CRL１，CRL
２が共にローレベルの場合には、テスト状態指示
線TSTがハイレベルで、第１制御線CRL１がロ
ーレベルであるから、インバータ回路１４の出力
はハイレベルとなる。その結果、トランスフア素
子１９〜２２は導通状態となり、トランスフア素
子１５〜１８は非導通状態となる。したがつて、
導線２３〜２６にはそれぞれ電圧V6、V2、V1、
V4レベルが出力される。一方、第２制御線CRL
２上の信号がローレベルであるから、インバータ
回路１１−１〜１１−８及び８−１〜８−ｎの各
出力はハイレベルとなり、トランスフア素子１３
−１〜１３−８及び１０−１〜１０−ｎが導通状
態となる。したがつて、ROW１〜ROW８端子
には電圧V2レベルが、又COL１〜COLn端子には
電圧V4が、夫々交流駆動線AC上の信号に関係な
く一定して出力される。
次に、第１制御線CRL１がローレベル、第２
制御線CRL２がハイレベルになるように設定す
ると、トランスフア素子１２−１〜１２−８及び
９−１〜９−ｎは導通状態となる。
制御線CRL２がハイレベルになるように設定す
ると、トランスフア素子１２−１〜１２−８及び
９−１〜９−ｎは導通状態となる。
この時、導線２３，２５上には電圧V6、V1が
出力されているので、ROW１〜ROW８端子に
は電圧V6が、COL１〜COLn端子には電圧V1が
一定して出力される。
出力されているので、ROW１〜ROW８端子に
は電圧V6が、COL１〜COLn端子には電圧V1が
一定して出力される。
一方、第１制御線CRL１をハイレベル、第２
制御線CRL２をハイレベルに設定すると、第１
制御線CRL１が、ハイレベルであるのでトラン
スフア１５〜１８は導通状態となり、導線２３〜
２６上にはそれぞれ電圧V1、V5、V6、V3が出力
される。この時、第２制御線CRL２もハイレベ
ルであるから、トランスフア素子１２−１〜１２
−８及び９−１〜９−ｎは導通状態となつてい
る。したがつて、ROW１〜ROW８端子には電
圧V1が、又COL１〜COLn端子には電圧V6が一
定して出力される。
制御線CRL２をハイレベルに設定すると、第１
制御線CRL１が、ハイレベルであるのでトラン
スフア１５〜１８は導通状態となり、導線２３〜
２６上にはそれぞれ電圧V1、V5、V6、V3が出力
される。この時、第２制御線CRL２もハイレベ
ルであるから、トランスフア素子１２−１〜１２
−８及び９−１〜９−ｎは導通状態となつてい
る。したがつて、ROW１〜ROW８端子には電
圧V1が、又COL１〜COLn端子には電圧V6が一
定して出力される。
又、第１制御線CRL１がハイレベル、第２制
御線CRL２がローレベルになるように制御する
と、トランスフア素子１３−１〜１３−８及び１
０−１〜１０−ｎが導通状態となり、この時、導
体２４，２６上には電圧V5、V3が出力され。よ
つてROW１〜ROW８端子には電圧V5が、又
COL１〜COLn端子には電圧V3が一定に出力され
る。
御線CRL２がローレベルになるように制御する
と、トランスフア素子１３−１〜１３−８及び１
０−１〜１０−ｎが導通状態となり、この時、導
体２４，２６上には電圧V5、V3が出力され。よ
つてROW１〜ROW８端子には電圧V5が、又
COL１〜COLn端子には電圧V3が一定に出力され
る。
以上のように、テスト状態指示線TSTをハイ
レベルに固定すれば、第１及び第２制御線CRL
１，CRL２上の信号のレベルに応じて、行駆動
端子ROW１〜ROW８には電圧V2、V6、V1及び
V5を任意に出力することができ、又、列駆動端
子COL１〜COLnには電圧V4、V1、V6及びV3を
任意に出力することができる。従つて、各端子の
インピーダンスを測定する場合、表示情報を特別
に作つてやることなく、所定電圧レベルを任意に
かつ高速に設定することができ、各端子のインピ
ーダンス測定時間は極めて短時間でよい。又、す
べての行及び列駆動端子は、それぞれ同一電圧を
出力しているため、複数端子のインピーダンスを
同時に測定することも、可能となり、より高速か
つ簡便に良品、不良品の判別を行なうことができ
る。
レベルに固定すれば、第１及び第２制御線CRL
１，CRL２上の信号のレベルに応じて、行駆動
端子ROW１〜ROW８には電圧V2、V6、V1及び
V5を任意に出力することができ、又、列駆動端
子COL１〜COLnには電圧V4、V1、V6及びV3を
任意に出力することができる。従つて、各端子の
インピーダンスを測定する場合、表示情報を特別
に作つてやることなく、所定電圧レベルを任意に
かつ高速に設定することができ、各端子のインピ
ーダンス測定時間は極めて短時間でよい。又、す
べての行及び列駆動端子は、それぞれ同一電圧を
出力しているため、複数端子のインピーダンスを
同時に測定することも、可能となり、より高速か
つ簡便に良品、不良品の判別を行なうことができ
る。
尚、上記例では、行駆動信号及び列駆動信号は
それぞれ４レベルの電圧を必要とする一般的な場
合について説明したが、時分割数の設定に応じて
行駆動信号及び列駆動信号の電圧レベル数が異な
る場合もある。
それぞれ４レベルの電圧を必要とする一般的な場
合について説明したが、時分割数の設定に応じて
行駆動信号及び列駆動信号の電圧レベル数が異な
る場合もある。
しかし、このような場合にも本発明を適用する
ことは可能であることは云うまでもない。例え
ば、第１図における列駆動信号において、電圧
V3、V4を１つの電圧レベルV3′で代用した場合に
は、第５図においてトランスフア１８及び２１を
除去して導線２６に電圧源V3′を接続するように
すればよい。この時、テスト状態指示線をハイレ
ベルにして、第２制御線CRL２をローレベルと
すると、第１制御線CRL１とは無関係にすべて
の列駆動端子に電圧V3′を発生することができる。
ことは可能であることは云うまでもない。例え
ば、第１図における列駆動信号において、電圧
V3、V4を１つの電圧レベルV3′で代用した場合に
は、第５図においてトランスフア１８及び２１を
除去して導線２６に電圧源V3′を接続するように
すればよい。この時、テスト状態指示線をハイレ
ベルにして、第２制御線CRL２をローレベルと
すると、第１制御線CRL１とは無関係にすべて
の列駆動端子に電圧V3′を発生することができる。
又、テスト状態指示線、第１制御線及び第２制
御線は、液晶表示駆動装置の外部に設定したフリ
ツプフロツプの出力信号を用いてもよいし、又、
ソフトウエア制御によつて表示処理装置（マイク
ロプロセツサ）から直接制御してもよい。外部か
ら直接第１及び第２の制御線を制御する場合、行
駆動端子及び列駆動端子以外の端子（例えば、液
晶表示駆動装置のチツプセレクト端子や、表示デ
ータ入力端子等）と兼用して使用するようにすれ
ば、その方がコストメリツトが高いことも理解で
きる。
御線は、液晶表示駆動装置の外部に設定したフリ
ツプフロツプの出力信号を用いてもよいし、又、
ソフトウエア制御によつて表示処理装置（マイク
ロプロセツサ）から直接制御してもよい。外部か
ら直接第１及び第２の制御線を制御する場合、行
駆動端子及び列駆動端子以外の端子（例えば、液
晶表示駆動装置のチツプセレクト端子や、表示デ
ータ入力端子等）と兼用して使用するようにすれ
ば、その方がコストメリツトが高いことも理解で
きる。
以上述べたように、簡単なテスト回路を付加し
てテスト状態指示線がアクテイブの時、液晶表示
駆動装置内のタイミング信号及び表示情報信号を
禁止して行駆動端子及び列駆動端子に所定の電圧
レベルを任意に発生させるようにした本発明によ
れば、各端子の各電圧レベルに対するインピーダ
ンス測定において無駄な待ち時間を冗らに長く費
やすことなく短時間のうちに測定を完了すること
ができる。しかも、インピーダンス測定のため
に、各列駆動端子に特定の表示情報を別途与えて
やる必要もないため、製品におけるインピダンス
測定に要するテスト時間を大幅に短縮することが
できるのみならず、その測定方法も極めて簡単に
なる。
てテスト状態指示線がアクテイブの時、液晶表示
駆動装置内のタイミング信号及び表示情報信号を
禁止して行駆動端子及び列駆動端子に所定の電圧
レベルを任意に発生させるようにした本発明によ
れば、各端子の各電圧レベルに対するインピーダ
ンス測定において無駄な待ち時間を冗らに長く費
やすことなく短時間のうちに測定を完了すること
ができる。しかも、インピーダンス測定のため
に、各列駆動端子に特定の表示情報を別途与えて
やる必要もないため、製品におけるインピダンス
測定に要するテスト時間を大幅に短縮することが
できるのみならず、その測定方法も極めて簡単に
なる。
第１図ａ〜ｆは夫々行駆動信号及び列駆動信号
波形図、第２図は液晶表示素子の構成図、第３図
はその等価回路図、第４図ａは行駆動信号発生回
路図、ｂは行駆動信号波形図、第５図は本発明の
一実施例による表示駆動装置の要部回路図、第６
図はそのタイミング図である。 Ｔ１〜Ｔ８……タイミング信号線、Ｄ１〜Dn
……データ線、AC……交流駆動信号線、CRL
１，CRL２……第１及び第２制御線、TST……
テスト状態指示線、１，８−１〜８−ｎ，１１−
１〜１１−８及び１４……インバータ回路、２−
１〜２−ｎ，３，４−１〜４−８，５−１〜５−
ｎ，６，７−１〜７−８，９−１〜９−ｎ，１０
−１〜１０−ｎ，１２−１〜１２−８，１３−１
〜１３−８，１５〜２２……トランスフア素子、
２３〜２６……導線。
波形図、第２図は液晶表示素子の構成図、第３図
はその等価回路図、第４図ａは行駆動信号発生回
路図、ｂは行駆動信号波形図、第５図は本発明の
一実施例による表示駆動装置の要部回路図、第６
図はそのタイミング図である。 Ｔ１〜Ｔ８……タイミング信号線、Ｄ１〜Dn
……データ線、AC……交流駆動信号線、CRL
１，CRL２……第１及び第２制御線、TST……
テスト状態指示線、１，８−１〜８−ｎ，１１−
１〜１１−８及び１４……インバータ回路、２−
１〜２−ｎ，３，４−１〜４−８，５−１〜５−
ｎ，６，７−１〜７−８，９−１〜９−ｎ，１０
−１〜１０−ｎ，１２−１〜１２−８，１３−１
〜１３−８，１５〜２２……トランスフア素子、
２３〜２６……導線。
Claims (1)
- １ 交流駆動を実行するための複数のタイミング
信号端子の信号と複数の表示情報信号端子の信号
と、交流駆動端子の信号とに基づいて複数電位を
とりうる複数の液晶駆動信号を発生する液晶表示
駆動装置であつて第１、第２制御信号と、テスト
状態又は動作状態を指示する状態指示信号とを受
け、前記状態指示信号の第１のレベルに応答して
前記複数のタイミング信号端子に複数のタイミン
グ信号を印加する第１の選択手段と、前記状態指
示信号の第２のレベルに応答して前記複数のタイ
ミング信号端子に前記第２の制御信号を共通に印
加する第２の選択手段と、前記状態指示信号の前
記第１のレベルに応答して前記複数の表示信号端
子に複数の表示情報信号を印加する第３の選択手
段と、前記状態指示信号の前記第２のレベルに応
答して前記複数の表示信号端子に前記第２の制御
信号を共通に印加する第４の選択手段と、前記状
態設定信号の前記第１のレベルに応答して前記交
流駆動信号端子に交流駆動信号を印加する第５の
選択手段と、前記状態指示信号の前記第２のレベ
ルに応答して前記交流駆動端子に前記第１の制御
信号を印加する第６の選択手段とを備え、表示処
理動作時に前記状態指示信号が前記第１のレベル
となつて前記タイミング信号、表示情報信号及び
交流駆動信号によつて液晶駆動信号を発生し、テ
スト動作時は前記状態指示信号を前記第２のレベ
ルとして前記第１および第２の制御信号によつて
液晶駆動信号を発生するようにしたことを特徴と
する表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052581A JPS5811995A (ja) | 1981-07-15 | 1981-07-15 | 表示駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052581A JPS5811995A (ja) | 1981-07-15 | 1981-07-15 | 表示駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5811995A JPS5811995A (ja) | 1983-01-22 |
| JPH0346822B2 true JPH0346822B2 (ja) | 1991-07-17 |
Family
ID=14538007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11052581A Granted JPS5811995A (ja) | 1981-07-15 | 1981-07-15 | 表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811995A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58129474A (ja) * | 1982-01-28 | 1983-08-02 | セイコーエプソン株式会社 | 半導体集積回路 |
| JPS602989A (ja) * | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP2624750B2 (ja) * | 1988-03-07 | 1997-06-25 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0365192U (ja) * | 1989-10-27 | 1991-06-25 | ||
| WO1996024123A1 (en) | 1995-02-01 | 1996-08-08 | Seiko Epson Corporation | Liquid crystal display device, method of its driving and methods of its inspection |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120794A (en) * | 1976-04-05 | 1977-10-11 | Casio Comput Co Ltd | Liquid crystal display unit |
-
1981
- 1981-07-15 JP JP11052581A patent/JPS5811995A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5811995A (ja) | 1983-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI276820B (en) | Interface circuit | |
| JPS59111197A (ja) | マトリクス型表示装置の駆動回路 | |
| WO2019052531A1 (zh) | 嵌入式自电容触摸液晶显示装置及其数据处理芯片和屏体 | |
| JP3150098B2 (ja) | 液晶駆動装置 | |
| JPH0346822B2 (ja) | ||
| EP0964520A1 (en) | Integrated circuit with off chip drivers | |
| JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
| JP3096836B2 (ja) | 表示装置 | |
| JP2000134910A (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| JPH0456491B2 (ja) | ||
| JP3090785B2 (ja) | 直流レベル発生装置 | |
| CN109584772B (zh) | 一种显示面板、装置以及驱动方法 | |
| US20030115519A1 (en) | Parallel testing system for semiconductor memory devices | |
| JPH10253726A (ja) | 検査装置 | |
| KR100430093B1 (ko) | 액정패널구동방법및장치 | |
| JPS6039766Y2 (ja) | 表示装置 | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| CN100419446C (zh) | 半导体器件及其测试方法 | |
| JP4463014B2 (ja) | 駆動回路 | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
| JPH01274515A (ja) | 半導体集積回路 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JPS5810101Y2 (ja) | 表示装置 | |
| JPH05119339A (ja) | 半導体集積回路 |