JP3090785B2 - 直流レベル発生装置 - Google Patents

直流レベル発生装置

Info

Publication number
JP3090785B2
JP3090785B2 JP04165884A JP16588492A JP3090785B2 JP 3090785 B2 JP3090785 B2 JP 3090785B2 JP 04165884 A JP04165884 A JP 04165884A JP 16588492 A JP16588492 A JP 16588492A JP 3090785 B2 JP3090785 B2 JP 3090785B2
Authority
JP
Japan
Prior art keywords
voltage
sample
hold
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04165884A
Other languages
English (en)
Other versions
JPH05209936A (ja
Inventor
リチャード・パイ
Original Assignee
ジェンラッド・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェンラッド・リミテッド filed Critical ジェンラッド・リミテッド
Publication of JPH05209936A publication Critical patent/JPH05209936A/ja
Application granted granted Critical
Publication of JP3090785B2 publication Critical patent/JP3090785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、直流レベル発生装置
と、上記発生装置において複数のサンプルホールド出力
回路の各々を順次リフレシュするための方法に関する。
【０００２】
【従来の技術】一般に、直流レベル発生装置は多くの目
的のために用いられる。例えば、自動テスト装置が現
在、回路基板や集積回路の動作をテストするために広く
用いられている。回路基板は、例えば２千又はそれ以上
の多数のピンを有することができ、そのような基板のた
めの自動テスタそれ自身は少なくとも数百のピンと、多
数のテスト信号の任意の１つをこれらのピンの各々に印
加する能力を有する必要がある。当該複数のテスト信号
は、上記基板の応答をモニタすることを可能にするため
に、予めプログラムされたパターンでテスタの複数のピ
ンに接続された複数の出力回路に印加される直流レベル
を含む。典型的には、各テスタのピンは、１つ又は他の
直流レベルを当該テスタのピンに印加するために、２個
の直流レベル入力と増幅器を制御する１個の制御入力と
を有する増幅器の形式にてなる出力回路に接続される。
【０００３】多数の出力ピンを有して提供されたテスタ
においては、適当な直流レベルを予めプログラムされた
方法で複数のピンに印加されることを可能にするため
に、数百又は数千の制御可能な直流電源が提供される必
要がある。これらの直流電源はかなり大きな電力と、か
なり大きな空間とを消費し、非常に高価であり、従っ
て、１個の直流電源から多数の直流レベルを有効的に発
生することによって直流電源の数を減少させるための提
案がなされてきた。
【０００４】プロシーディングズ・オブ・ＩＥＥＥカス
タム集積回路・カンファレンス，ボストン，マサチュー
セッツ，１９９０年５月１３日から１６日まで，ｐｐ
６．５．１−６．５．４からの１つの論文において、混
合された信号の７チャンネルレベル発生器ＡＳＩＣを備
える自動テスト装置のための設計例が与えられている。
当該記述された回路において、テスタの１個のピンに対
して必要なすべての制御直流電圧が、必要な複数の電圧
の各々を発生するように制御することができる１個のデ
ジタル／アナログ変換器（以下、Ｄ／Ａ変換器とい
う。）から発生される。複数の電圧は選択的に複数のサ
ンプルホールド回路に伝送され、それらのサンプルホー
ルド回路の各々は各直流レベルを充電する。７個のサン
プルホールド回路（以下、ＳＨ回路という。）は、１個
のメインＤ／Ａ変換器から、順次リフレッシュされ又は
自動的に更新される。逆に、より初期のデバイスは、そ
れぞれが共通のプロセッサインターフェースに接続され
た７個のＤ／Ａ変換器を必要としていた。
【０００５】多数のピンを有する直流レベル発生器にお
いて、共通のＤ／Ａ変換器から１個を超える個数のピン
に供給することが所望されていた。しかしながら、その
ようなアプローチの採用は、１個のＤ／Ａ変換器からリ
フレッシュされることが可能なサンプルホールド回路の
数がホールド時間とリフレッシュ時間の比に依存すると
いうそれ自身の問題点が存在する。当該ホールド時間
は、ＳＨ回路が、大きな電圧降下なしに充電された電圧
を保持することができる時間である。当該リフレッシュ
時間は、１個のＳＨ回路がリフレッシュするのにかかる
時間である。典型的には、１個のＳＨ回路は４個の素子
から構成され、すなわち、フロントエンド増幅器と、ス
イッチと、キャパシタと、リアエンド増幅器とから構成
される。リフレッシュモードにおいては、上記スイッチ
は閉じられ、フロントエンド増幅器はキャパシタ電圧が
入力電圧に等しくなるまで当該キャパシタを充電する。
上記リアエンド増幅器は上記キャパシタ電圧をトラッキ
ングし、必要とされるときに利用可能な適当な電圧を発
生する。ホールドモードにおいては、上記スイッチが開
かれ、フロントエンド増幅器は全く動作を行わない。リ
アエンド増幅器はいまだ上記キャパシタ電圧をトラッキ
ングする。キャパシタは単に、理想的には電流を流さな
いリアエンド増幅器に接続されるので、上記キャパシタ
はその電荷と電圧を保持する。ＳＨ回路はちょうどその
出力において当該電圧を保持する。
【０００６】このように、ホールド時間は上記キャパシ
タ電圧を降下させる漏れ電流によって支配される。漏れ
電流の最小化は、ある与えられた静電容量に対して上記
ホールド時間を改善するためのただ１つの方法である。
リフレッシュ時間は充電パスの保持キャパシタと抵抗と
の積であるＲＣ時定数に依存している。充電パスの抵抗
は、アナログマルチプレクサの複数のスイッチが上記充
電パス上にあるときに与えられた重要なファクタであ
る。また、リフレッシュ時間はまたＤ／Ａ変換器とフロ
ントエンド増幅器における電圧の安定化の確立時間（se
ttling time）（以下、確立時間という。）に依存して
いる。１個のＤ／Ａ変換器によって高い信頼度で駆動可
能なＳＨ回路の数はもちろん、必要とされる電圧範囲、
分解能及び素子精度に依存する。例えば、もし１２ビッ
トの分解能を有して１０Ｖの電圧範囲が必要であると仮
定すると、分解能は０．０２５％又は２．５ｍＶであ
る。もし０．１μＦの保持キャパシタが合理的な物理的
大きさとコストと２０％のキャパシタの許容誤差とを有
し、スイッチが３００Ωよりも小さいオン抵抗を有し、
上記フロントエンド増幅器のための確立時間がＤ／Ａ変
換器の確立時間とフロントエンド増幅器の確立時間とマ
ルチプレクサのスイッチング時間とを含む３μ秒であ
り、最大漏れ電流が３００ｎＡであると仮定すれば、こ
のとき、保持時間は（０．０８μＦ）×（２．５ｍＶ）
／（３００ｎＡ）＝６６７μ秒となる。リフレッシュ時
間は（３μ秒）＋（０．１２μＦ）×（３００Ω）＝３
９μ秒となる。これらの数字が与えられた場合、１個の
Ｄ／Ａ変換器当たりのＳＨ回路の数は、保持時間をリフ
レッシュ時間で除算した結果であり、１７である。
【０００７】充電時間は保持時間に比例して増加するの
で、保持キャパシタの大きさを増大させることは役に立
たない。ただ充電時間が確立時間にほぼ等しいならば、
静電容量を増大させることが役に立つ。許容垂下（降
下）電圧が２倍にされ１個のＤ／Ａ変換器当たりのＳＨ
回路を２倍の個数だけ設けることができるならば、もち
ろん精度を減少させることは役に立つ。上述した設計の
制限事項が与えられたならば、設計者はＳＨ回路の数を
１個のＤ／Ａ変換器当たり１６個のＳＨ回路に制限する
のに役に立つ。
【０００８】本発明の目的は、１個のＤ／Ａ変換器当た
りのＳＨ回路の数を減少させることができる直流レベル
発生装置を提供することにある。
【０００９】
【課題を解決するための手段及び作用】本発明に係る直
流レベル発生装置は、それぞれ直流レベルを充電する複
数のサンプルホールド出力回路と、充電すべき各直流レ
ベルを順次発生するための電圧レベル電源回路と、上記
各サンプルホールド出力回路を順次上記電圧レベル電源
回路に接続して上記充電された電圧レベルをリフレッシ
ュするためのコントローラとを備えた直流レベル発生装
置であって、上記電圧レベル電源回路は、比較手段が接
続される上記各サンプルホールド出力回路によって充電
された電圧を、当該サンプルホールド出力回路によって
充電すべき上記発生された直流レベルと比較するための
比較手段と、上記比較された２つの直流電圧間の電圧差
に比例する電荷を充電するための誤差補正充電ホールド
回路と、上記誤差補正充電ホールド回路によって充電さ
れた上記電圧に比例する電荷を、上記電圧レベル電源回
路が接続される上記サンプルホールド出力回路に転送さ
せて、上記比較された２つの直流電圧間の電圧差を減少
させるための転送手段とを備えたことを特徴とする。
【００１０】また、本発明に係る方法は、直流レベル発
生装置に設けられた複数のサンプルホールド出力回路の
各々を順次リフレッシュして選択された直流電圧を利用
可能にするための方法であって、上記各サンプルホール
ド出力回路は順次選択され、選択された１つのサンプル
ホールド出力回路で充電されることが所望される電圧を
発生し、上記発生した電圧を上記選択された１つのサン
プルホールド出力回路によって充電された電圧と比較し
て電圧差信号を発生し、１つの誤差補正充電ホールド回
路を上記電圧差信号に比例する電圧に充電し、上記誤差
補正充電ホールド回路で充電された電圧に比例する電荷
を上記選択された１つのサンプルホールド出力回路に転
送して上記比較された２つの電圧間の差を減少させるこ
とを特徴とする。
【００１１】従って、リフレッシュサイクルは２つの部
分に分割される。当該サイクルの第１の部分において、
上記サンプルホールド出力回路上の上記所望された電圧
と、当該回路上の実際の電圧との差が測定され、上記測
定された差に比例する電圧が充電される。このことは、
上記サンプルホールド出力回路を上記測定回路に接続す
る上記スイッチにおいて電流が流れないように正確に実
行することができる。上記サイクルの第２の部分におい
て、上記充電された電圧に比例する電荷が上記スイッチ
を介して上記サンプルホールド出力回路の保持キャパシ
タに供給される。
【００１２】上記電圧レベル電源回路は、上記誤差補正
充電ホールド回路と上記比較手段との間に接続される第
１のスイッチと、上記誤差補正充電ホールド回路と、上
記各サンプルホールド出力回路が複数の第３のスイッチ
のアレイの各々を介して接続される導体接続線との間に
接続される第２のスイッチと、上記比較手段と上記導体
接続線との間に接続される帰還パスとを備え、上記コン
トローラは上記第２のスイッチを開きかつ上記第１のス
イッチと上記第３のスイッチの１つを閉じて、上記誤差
補正充電ホールド回路を充電した後、上記第１のスイッ
チを開きかつ上記第２のスイッチを閉じて、上記誤差補
正充電ホールド回路によって充電された電圧に比例する
電荷を、上記閉じられた第３のスイッチに接続された上
記サンプルホールド出力回路に転送するように制御する
ように構成してもよい。
【００１３】上記比較手段は、演算増幅器の出力が、デ
ジタル／アナログ変換器から受信された第１の入力電圧
と、上記帰還パスから受信された第２の入力電圧との間
の電圧差に比例する直流電圧レベルであるように構成さ
れ、抵抗からなる帰還を有する上記演算増幅器を備える
ように構成してもよい。
【００１４】さらに、例えばホーランド増幅器などの増
幅器を、上記誤差補正充電ホールド回路と上記第２のス
イッチとの間に接続してもよい。
【００１５】さらに、以下のように構成してもよい。上
記複数のサンプルホールド出力回路は第１と第２のグル
ープにおいて接続され、上記第１と第２の誤差補正サン
プルホールド回路が設けられ、上記コントローラは、上
記比較手段が、上記第２の誤差補正サンプルホールド回
路で予め充電された電圧に比例する電荷が上記サンプル
ホールド出力回路の第２のグループの１つに転送される
とき、上記第１の誤差補正サンプルホールド回路上に電
荷を同時に充電し、上記第１の誤差補正サンプルホール
ド回路で予め充電された電圧に比例する電荷が上記サン
プルホールド出力回路の第１のグループの１つに転送さ
れるとき、上記第２の誤差補正サンプルホールド回路上
に電荷を同時に充電するように制御する。
【００１６】
【実施例】図面を簡単化して示す図１を参照すれば、本
発明の図示された実施例は、ただ６個の出力ピン１を備
え、各出力ピン１はそれぞれサンプルホールド出力回路
の各ブロック２に接続される。サンプルホールド出力回
路の各ブロック２はただ２個のサンプルホールド回路を
備え、各サンプルホールド回路はキャパシタ３の形式で
構成されている。複数のキャパシタ３と複数の出力ピン
１とは複数の出力回路４によって相互に接続されてい
る。典型的には、各出力回路は、各キャパシタ３に接続
された２個の入力と、上記増幅器の出力を１個又はそれ
以上のキャパシタ上の電圧に等しくなるように駆動する
ためにスイッチング可能な制御入力とを備えるであろ
う。増幅器の出力は各ピン１に接続される。各ピンはま
た、例えばピン電圧をモニタするための複数の比較器
や、上記ピン上の電流負荷をシミュレーションをするた
めの電流負荷などの別の回路に接続されるであろう。し
かしながら、そのような別の回路は、直流レベルの発生
に直接に関係しないので、ここでは記述しない。本発明
の実際の実施例においては、より多くのピンと、関連す
る複数のサンプルホールド回路が提供されることが明ら
かになるであろう。例えば、典型的には、複数のピン１
に対応する数１００個の出力ピンが提供されるであろ
う。
【００１７】従来技術のデバイスにおいては、サンプル
ホールド回路のブロック２の各々は典型的には、複数の
キャパシタ３の各々が適当な直流レベルに充電完了する
ことができるように、それ自身の直流レベル発生器を備
える。このとき、当該直流レベルを、適当な出力回路４
に印加することができる。本願発明は、１個の直流電源
からより多くのサンプルホールド回路のブロック２に供
給することを可能にしている。
【００１８】図１に図示するように、直流発生器はＤ／
Ａ変換器５を備え、そのＤ／Ａ変換器５の出力は、演算
増幅器６の出力が直流電圧レベルであるように構成され
た、抵抗による帰還回路を有する演算増幅器６の１個の
端子に供給される。当該直流レベルは、変換器５から受
信された入力電圧と、１本の導体接続線８に接続された
帰還抵抗７を介して受信された入力電圧との差に比例
し、上記複数のキャパシタ３の各々は１群のスイッチ９
のうちの適当なスイッチを閉じることによって上記導体
接続線８に接続することが可能である。増幅器６は例え
ば１２である増幅度を有してもよい。１個のキャパシタ
１０の形式で構成された１個の誤差補正サンプルホール
ド回路を、１個のスイッチ１１を介して増幅器の出力、
又は増幅器１２とスイッチ１３を介して導体接続線８の
いずれかに接続することが可能である。増幅器１２は例
えば１又は２の増幅度を有してもよい。
【００１９】スイッチの群９と、スイッチ１１，１３
は、メモリ１５を介して複数の変換器５をまた制御する
コントローラ１４によって制御される。別のコントロー
ラ（図示せず。）は出力回路４を制御する。例えばもし
上記コントローラが、複数のサンプルホールド出力回路
の最上の群２における最上のキャパシタ３が５Ｖの電圧
を充電しかつ当該５Ｖの電圧レベルを当該関連する回路
４の最上の入力に伝送させることを命令するテストプロ
グラムを実行していると仮定するならば、コントローラ
１４は１個の出力を、キャパシタ３上の電荷が制御され
るべきキャパシタ３を識別しながらメモリ１５に伝送す
る。当該メモリ１５は、５Ｖの電圧レベルがキャパシタ
３によって充電されるべきことを示し、当該キャパシタ
３と関連するデータを蓄積し、変換器５に、５Ｖの直流
レベルを増幅器６の非反転入力端子に印加させる制御出
力を発生する。当該サイクルのこのステージにおいて、
コントローラ１４はスイッチ１１を閉じ、スイッチ１３
を開き、スイッチ群９における最上のスイッチを閉じ
る。キャパシタ３上の電圧は抵抗７を介して増幅器６の
反転入力端子に帰還され、これによって、キャパシタ１
０は、変換器５の出力上の電圧とキャパシタ３の両端の
電圧との電圧差に等しい電圧レベルに充電される。
【００２０】キャパシタ１０が一旦適当なレベルに充電
されたとき、スイッチ１１は開かれた後、スイッチ１３
は閉じられる。このとき、キャパシタ１０上の電圧に比
例する電荷は複数のキャパシタ３のうちの最上の１つの
キャパシタに転送される。従って、キャパシタ３上の電
荷は、当該キャパシタの両端の電圧が変換器５からの出
力として意図された電圧と実質的に同一となるように、
リフレッシュされる。
【００２１】キャパシタ３の各々は順次リフレッシュさ
れる。種々の回路素子の確立時間は比較的短く、従っ
て、比較的多数のサンプルホールド出力回路を１個の直
流レベル発生器によってリフレッシュさせることができ
る。いくつかの環境においては、余分な電流がスイッチ
群９における複数のスイッチに対して損傷を与えること
を防止するように、電荷がキャパシタ３に転送されると
きに通過するパスに余分な抵抗を加えることが適当であ
るかもしれない。このことは、必ずしも増幅器１２に対
して適当な構造を与えないかもしれない。
【００２２】図２はホーランド（Howland）増幅器の形
式での１構成を示す。そのような複数の増幅器は入力電
圧に比例する出力電流、すなわち当該印加状態でキャパ
シタ１０（図１参照。）の両端の電圧を発生する。従っ
て、必要とされる電荷を、複数のスイッチを介して最大
の許容電流を越えずに、できるだけ高速で伝送すること
ができる。ホーランド増幅器は不正確なものであると知
られているが、図示された閉じられたループにおけるそ
のような増幅器の使用は、達成すべき受容される性能を
実現することを可能にする。
【００２３】図１の記述から明らかなように、当該回路
は、電荷がキャパシタ１０上で充電完了となる第１の部
分と、キャパシタ１０上で予め充電完了となった電圧に
比例する電荷が複数のキャパシタ３の１つに転送される
第２の部分とを有する各サイクルを有して周期的に動作
する。このことは、２つのグループの内のサンプルホー
ルド出力回路各々が各誤差補正サンプルホールド回路か
らの電荷で供給される２つのグループにおいて、複数の
サンプルホールド出力回路を設けることによって、図１
の回路と比較すると、１個の直流レベル発生器から駆動
されるサンプルホールド回路の数を２倍にすることを可
能にしている。そのような回路配置が図３に図示されて
いる。
【００２４】図３を参照すれば、図１と図２と等価な素
子に対しては同一の参照番号を用いている。従って、図
３において、増幅器６の形式にてなる１個の比較器が存
在することを再び見ることができる。しかしながら、キ
ャパシタ１０の形式にてなる２個の誤差補正サンプルホ
ールド回路が設けられ、各キャパシタ１０はスイッチ１
１と１３の各対間に接続される。抵抗７を備える帰還パ
スを、スイッチ１６を介して複数のスイッチ１３の１つ
を備える上側のチャンネル、又はスイッチ１７を介して
複数のスイッチ１３の１つを備える下側のチャンネルの
いずれかに接続することができる。当該上側のチャンネ
ルは図１における参照番号２によって示されるタイプの
第１のグループのサンプルホールド出力回路の複数のブ
ロックに接続され、下側のチャンネルはある特定のグル
ープのサンプルホールド出力回路の複数のブロックに接
続される。図３において、ただ１個のサンプルホールド
キャパシタ３は、これらのグループのサンプルホールド
出力回路の各グループのために図示される。
【００２５】図３の回路は、上側のキャパシタ１０がス
イッチ１６を介して電圧帰還回路によって決定されるあ
るレベルに充電完了されるときに、下側のキャパシタ１
０に充電された電圧は電荷を上記下側のスイッチ１３を
介して下側のキャパシタ３に転送させるように、動作す
る。その後、スイッチ１６は開かれかつスイッチ１７が
閉じられ、当該サイクルの第２の半周期が続き、その結
果、下側のキャパシタ１０が充電されるとき、上側のキ
ャパシタ３は上側のキャパシタ１０上の予め充電された
電圧レベルによって決定される適当なレベルに充電され
る。当該サイクルの２つの部分は、実質的に同一の存続
期間を有する必要があり、従って、種々の複数の回路素
子の確立時間は適当に選択される必要があるということ
がわかるであろう。しかしながら、このことを実行する
ことができるが、これによって、図３の回路配置は本質
的に、１個のＤ／Ａ変換器の直流レベル発生器からリフ
レッシュされることが可能であるサンプルホールド出力
回路の数を２倍にする。
【００２６】記述された複数の回路に対して種々の変形
を加えることが可能であることがわかるであろう。例え
ば、増幅器１２はホーランド増幅器以外のものであって
もよい。幾つかの環境において、もし比較的低速の動作
は受容されるならば、電荷を、キャパシタ１０とそれが
接続されるキャパシタ３との間で簡単に分割されるよう
に、増幅器１２を、増幅器１２の入出力間を直接に接続
する直接接続によって置き換えてもよい。また、直流発
生に直接に関係しない回路の特徴は省略されることがわ
かるであろう。例えばサンプルホールド回路の複数のブ
ロック２は典型的には、不良又は障害回路を孤立させる
ことを可能にしかつ導体接続線８の有効な静電容量を減
少させるために、孤立している複数のスイッチを介して
導体接続線８に接続されるであろう。
【００２７】
【発明の効果】以上詳述したように本発明に係る直流レ
ベル発生装置によれば、それぞれ直流レベルを充電する
複数のサンプルホールド出力回路と、充電すべき各直流
レベルを順次発生するための電圧レベル電源回路と、上
記各サンプルホールド回路を順次上記電圧レベル電源回
路に接続して上記充電された電圧レベルをリフレッシュ
するためのコントローラとを備えた直流レベル発生装置
であって、上記電圧レベル電源回路は、上記電圧レベル
電源回路が接続される上記各サンプルホールド出力回路
によって充電された電圧を、当該サンプルホールド出力
回路によって充電すべき上記発生された直流レベルと比
較するための比較手段と、上記比較された２つの直流電
圧間の電圧差に比例する電荷を充電するための誤差補正
充電ホールド回路と、上記誤差補正充電ホールド回路に
よって充電された上記電圧に比例する電荷を、上記電圧
レベル電源回路が接続される上記誤差補正充電ホールド
回路に転送させて、上記比較された２つの直流電圧間の
電圧差を減少させるための転送手段とを備える。
【００２８】従来技術のデバイスにおいては、サンプル
ホールド回路のブロック２の各々は典型的には、複数の
キャパシタ３の各々が適当な直流レベルに充電完了する
ことができるように、それ自身の直流レベル発生器を備
える。このとき、当該直流レベルを、適当な出力回路４
に印加することができる。本願発明は、１個の直流電源
からより多くのサンプルホールド回路のブロック２に供
給する。従って、本願発明によれば、１個のＤ／Ａ変換
器当たりのＳＨ回路の数を減少させることができる直流
レベル発生装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施例の直流レベル発生
装置を示すブロック図である。
【図２】 図１の回路における補間のために好適なホー
ランド増幅器の回路を示す回路図である。
【図３】 本発明に係る第２の実施例の直流レベル発生
装置の一部分を示すブロック図である。
【符号の説明】
１…出力ピン、 ２…サンプルホールド出力回路、 ３…キャパシタ、 ４…出力回路、 ５…Ｄ／Ａ変換器、 ６…演算増幅器、 ７…帰還抵抗、 ８…導体接続線、 ９…スイッチ、 １０…キャパシタ、 １１…スイッチ、 １２…増幅器、 １３…スイッチ、 １４…コントローラ、 １５…メモリ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−69579（ＪＰ，Ａ) 特開 平３−24484（ＪＰ，Ａ) 特開 昭59−63578（ＪＰ，Ａ) 特開 昭53−87660（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G05F 1/46

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 それぞれ直流レベルを充電する複数のサ
    ンプルホールド出力回路と、 充電すべき各直流レベルを順次発生するための電圧レベ
    ル電源回路と、 上記各サンプルホールド出力回路を順次上記電圧レベル
    電源回路に接続して上記充電された電圧レベルをリフレ
    ッシュするためのコントローラとを備えた直流レベル発
    生装置であって、 上記電圧レベル電源回路は、 比較手段が接続される上記各サンプルホールド出力回路
    によって充電された電圧を、当該サンプルホールド出力
    回路によって充電すべき上記発生された直流レベルと比
    較するための比較手段と、 上記比較された２つの直流電圧間の電圧差に比例する電
    荷を充電するための誤差補正充電ホールド回路と、 上記誤差補正充電ホールド回路によって充電された上記
    電圧に比例する電荷を、上記電圧レベル電源回路が接続
    される上記サンプルホールド出力回路に転送させて、上
    記比較された２つの直流電圧間の電圧差を減少させるた
    めの転送手段とを備えたことを特徴とする直流レベル発
    生装置。
  2. 【請求項２】 上記電圧レベル電源回路は、 上記誤差補正充電ホールド回路と上記比較手段との間に
    接続される第１のスイッチと、 上記誤差補正充電ホールド回路と、上記各サンプルホー
    ルド出力回路が複数の第３のスイッチのアレイの各々を
    介して接続される導体接続線との間に接続される第２の
    スイッチと、 上記比較手段と上記導体接続線との間に接続される帰還
    パスとを備え、 上記コントローラは上記第２のスイッチを開きかつ上記
    第１のスイッチと上記第３のスイッチの１つを閉じて、
    上記誤差補正充電ホールド回路を充電した後、上記第１
    のスイッチを開きかつ上記第２のスイッチを閉じて、上
    記誤差補正充電ホールド回路によって充電された電圧に
    比例する電荷を、上記閉じられた第３のスイッチに接続
    された上記サンプルホールド出力回路に転送するように
    制御することを特徴とする請求項１記載の直流レベル発
    生装置。
  3. 【請求項３】 上記比較手段は、 演算増幅器の出力が、デジタル／アナログ変換器から受
    信された第１の入力電圧と、上記帰還パスから受信され
    た第２の入力電圧との間の電圧差に比例する直流電圧レ
    ベルであるように構成され、抵抗からなる帰還を有する
    上記演算増幅器を備えたこと特徴とする請求項２記載の
    直流レベル発生装置。
  4. 【請求項４】 上記直流レベル発生装置はさらに、 上記誤差補正充電ホールド回路と上記第２のスイッチと
    の間に接続された増幅器を備えたことを特徴とする請求
    項２又は３記載の直流レベル発生装置。
  5. 【請求項５】 上記複数のサンプルホールド出力回路は
    第１と第２のグループにおいて接続され、 上記第１と第２の誤差補正サンプルホールド回路が設け
    られ、 上記コントローラは、上記比較手段が、上記第２の誤差
    補正サンプルホールド回路で予め充電された電圧に比例
    する電荷が上記サンプルホールド出力回路の第２のグル
    ープの１つに転送されるとき、上記第１の誤差補正サン
    プルホールド回路上に電荷を同時に充電し、上記第１の
    誤差補正サンプルホールド回路で予め充電された電圧に
    比例する電荷が上記サンプルホールド出力回路の第１の
    グループの１つに転送されるとき、上記第２の誤差補正
    サンプルホールド回路上に電荷を同時に充電するように
    制御することを特徴とする請求項１、２、３又は４記載
    の直流レベル発生装置。
  6. 【請求項６】 直流レベル発生装置に設けられた複数の
    サンプルホールド出力回路の各々を順次リフレッシュし
    て選択された直流電圧を利用可能にするための方法であ
    って、 上記各サンプルホールド出力回路は順次選択され、 選択された１つのサンプルホールド出力回路で充電され
    ることが所望される電圧を発生し、 上記発生した電圧を上記選択された１つのサンプルホー
    ルド出力回路によって充電された電圧と比較して電圧差
    信号を発生し、 １つの誤差補正充電ホールド回路を上記電圧差信号に比
    例する電圧に充電し、 上記誤差補正充電ホールド回路で充電された電圧に比例
    する電荷を上記選択された１つのサンプルホールド出力
    回路に転送して上記比較された２つの電圧間の差を減少
    させることを特徴とする方法。
JP04165884A 1991-06-29 1992-06-24 直流レベル発生装置 Expired - Fee Related JP3090785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9114123 1991-06-29
GB9114123A GB2257272B (en) 1991-06-29 1991-06-29 DC level generator

Publications (2)

Publication Number Publication Date
JPH05209936A JPH05209936A (ja) 1993-08-20
JP3090785B2 true JP3090785B2 (ja) 2000-09-25

Family

ID=10697592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04165884A Expired - Fee Related JP3090785B2 (ja) 1991-06-29 1992-06-24 直流レベル発生装置

Country Status (4)

Country Link
US (1) US5359237A (ja)
JP (1) JP3090785B2 (ja)
DE (1) DE4221287A1 (ja)
GB (1) GB2257272B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604750A (en) * 1994-11-01 1997-02-18 Vlsi Technology, Inc. Method for voltage setup of integrated circuit tester
US5917363A (en) * 1996-06-21 1999-06-29 Motorola, Inc. Multiplexed driver system requiring a reduced number of amplifier circuits
US6719388B2 (en) * 2002-01-16 2004-04-13 Xerox Corporation Fail-safe circuit for dynamic smartpower integrated circuits
US10345418B2 (en) 2015-11-20 2019-07-09 Teradyne, Inc. Calibration device for automatic test equipment
US10896106B2 (en) 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
US11221365B2 (en) 2020-03-11 2022-01-11 Teradyne, Inc. Calibrating an interface board
CN115347900A (zh) * 2021-05-14 2022-11-15 恩智浦有限公司 多通道数模转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2275009A1 (fr) * 1974-06-11 1976-01-09 Schlumberger Compteurs Circuit de compensation de la derive d'un condensateur memoire
US4334195A (en) * 1980-05-27 1982-06-08 Norlin Industries, Inc. Voltage controlled attenuator
US4626771A (en) * 1985-09-19 1986-12-02 Advanced Micro Devices, Inc. ECL slave reference generator
US4698523A (en) * 1985-11-01 1987-10-06 Advanced Micro Devices, Inc. Servo data demodulator
JPS6335006A (ja) * 1986-07-30 1988-02-15 Toshiba Corp 自動調整フイルタ
US4804863A (en) * 1986-11-12 1989-02-14 Crystal Semiconductor Corporation Method and circuitry for generating reference voltages

Also Published As

Publication number Publication date
JPH05209936A (ja) 1993-08-20
DE4221287A1 (de) 1993-01-07
GB9114123D0 (en) 1991-08-14
GB2257272B (en) 1995-01-04
US5359237A (en) 1994-10-25
GB2257272A (en) 1993-01-06

Similar Documents

Publication Publication Date Title
JP5535656B2 (ja) バッテリ監視のための方法および装置
KR100589084B1 (ko) 분산 동기화 및 제어를 가지는 모듈식 집적 회로 테스터
US4646299A (en) Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
EP0136205B1 (en) Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
EP1032845A1 (en) Integrated circuit tester having pattern generator controlled data bus
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
US4493079A (en) Method and system for selectively loading test data into test data storage means of automatic digital test equipment
JP2002204537A (ja) 組電池装置
JP3090785B2 (ja) 直流レベル発生装置
US4594544A (en) Participate register for parallel loading pin-oriented registers in test equipment
US4862070A (en) Apparatus for testing input pin leakage current of a device under test
KR100295702B1 (ko) 반도체디바이스시험장치
US4584489A (en) Multichannel time-voltage converter
JPS6364085B2 (ja)
JP3057847B2 (ja) 半導体集積回路
JP2565866Y2 (ja) Ｉｃテスタの並列接続デバイス電源
JP3005941B2 (ja) 半導体の複数同時測定装置
JPS5929401Y2 (ja) 多点アナグロ入力装置
JP2691182B2 (ja) 集積回路のラッチアップ測定方法
KR100224646B1 (ko) 다중 경로 전지 시험 장치
JPS5884342A (ja) 信号処理回路
WO2022272030A1 (en) Apparatus and method for setting a precise voltage on test circuits
JPS601920A (ja) スイツチ回路装置
JPS63129817A (ja) ソ−ラ電力発生装置
JPH08129051A (ja) 素子特性測定装置及び素子特性測定方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees