CN115347900A - 多通道数模转换器 - Google Patents
多通道数模转换器 Download PDFInfo
- Publication number
- CN115347900A CN115347900A CN202110531688.6A CN202110531688A CN115347900A CN 115347900 A CN115347900 A CN 115347900A CN 202110531688 A CN202110531688 A CN 202110531688A CN 115347900 A CN115347900 A CN 115347900A
- Authority
- CN
- China
- Prior art keywords
- output
- comparator
- signal
- channel
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 119
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 24
- 230000008859 change Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 10
- 229920005994 diacetyl cellulose Polymers 0.000 description 38
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种多通道数模转换器DAC,包括:DAC,所述DAC被配置成提供包括多个时分复用的子信号的模拟信号,每一个子信号都是为多个输出通道中的一个输出通道而提供;其中每一个所述输出通道包括:采样电容器;选择器开关,所述选择器开关被配置成将相应输出通道中的所述采样电容器耦合到所述DAC的所述输出端,使得所述采样电容器在多个离散采样周期内对所述模拟信号进行采样;比较器,所述比较器被配置成提供比较器输出信号,其中所述采样电容器耦合到所述比较器的输入端;以及输出控制门,所述输出控制门被配置成控制是否在迟于相应多个离散采样周期中的第一离散采样周期的预定时间从所述相应输出通道输出所述比较器输出信号。
Description
技术领域
本公开涉及多通道数模转换器DAC。
背景技术
多通道DAC被配置成接收数字信号并基于所述数字信号而经由对应的多个输出通道提供多个模拟信号。
发明内容
根据本公开的第一方面,提供一种多通道数模转换器DAC,包括:
DAC,所述DAC具有用以接收数字输入信号的输入端和被配置成提供模拟信号的输出端,所述模拟信号包括在所述模拟信号中时分复用的多个子信号,每一个所述子信号为多个输出通道中的相应输出通道而提供;
其中所述多个输出通道中的每一个输出通道包括:
采样电容器;
选择器开关,所述选择器开关被配置成基于相应选择器开关信号将所述相应输出通道的所述采样电容器耦合到所述DAC的所述输出端,使所述采样电容器在多个离散采样周期内对所述模拟信号采样,所述多个离散采样周期对应于用于所述相应输出通道的所述子信号存在于所述模拟信号中的时间;
比较器,所述比较器被配置成至少基于相应采样电容器的电压和比较器基准电压提供比较器输出信号,其中所述采样电容器耦合到所述比较器的输入端;以及
输出控制门,所述输出控制门被配置成基于门信号来控制是否从所述相应输出通道输出所述比较器输出信号;以及
控制器,所述控制器被配置成在为所述输出通道中的相应输出通道提供输出通道启用信号期间,对每一个所述输出通道为所述输出通道中的所述相应输出通道提供所述选择器开关信号以提供所述多个离散采样周期,并且为所述输出通道中的所述相应输出通道提供所述门信号以允许在迟于相应多个离散采样周期中的第一离散采样周期的预定时间来自所述输出通道中的所述相应输出通道的输出。
在一个或多个实施例中,所述预定时间使在所述多个离散采样周期中的第一离散采样周期之后且在所述多个离散采样周期中的至少第五离散采样周期之前的时间提供所述门信号。
在一个或多个实施例中,所述控制器被配置成响应于所述多个离散采样周期中的第二离散采样周期而提供所述门信号。
在一个或多个实施例中,所述控制器被配置成响应于所述多个离散采样周期中的第二离散采样周期的结束而提供所述门信号。
在一个或多个实施例中,每一个所述比较器包括电源电压端,所述电源电压端被配置成接收比较器电源电压以使所述比较器能够提供其比较器输出信号;并且
其中所述控制器被配置成在所述多个离散采样周期中的第一离散采样周期之后的时间为相应比较器提供所述比较器电源电压。
在一个或多个实施例中,所述控制器被配置成使迟于用于所述输出通道中的所述相应输出通道的所述比较器电源电压来提供用于所述输出通道中的所述相应输出通道的所述门信号。
在一个或多个实施例中,所述控制器被配置成基于用以停用所述相应输出通道的所述输出通道启用信号的变化,提供相应门信号的变化,使不从所述相应输出通道输出所述比较器输出信号。
在一个或多个实施例中,所述控制器被配置成基于用以停用所述相应输出通道的所述输出通道启用信号的变化,不提供所述比较器电源电压以由此停用所述比较器,从而使所述比较器不提供其比较器输出信号。
在一个或多个实施例中,所述输出控制门是由“与”逻辑门布置提供的,所述“与”逻辑门布置具有被配置成从所述相应比较器接收所述比较器输出信号的第一输入端和被配置成接收所述相应门信号的第二输入端以及包括来自所述相应输出通道的所述输出的输出端。
在一个或多个实施例中,所述采样电容器包括耦合到所述相应选择器开关和所述相应比较器的第一板以及被配置成耦合到基准电压的第二板。
在一个或多个实施例中,所述比较器基准电压包括由所述多通道DAC生成的电压。
在一个或多个实施例中,所述比较器包括放大器,所述放大器具有用以接收所述采样电容器的所述电压的反相输入以及用以接收所述比较器基准电压的非反相输入。
根据本公开的第二方面,提供一种用于操作多通道数模转换器DAC的方法,所述多通道DAC包括:DAC,所述DAC具有用以接收数字输入信号的输入端和被配置成提供模拟信号的输出端,所述模拟信号包括在所述模拟信号中时分复用的多个子信号,每一个所述子信号为多个输出通道中的相应输出通道而提供;并且其中所述多个输出通道中的每一个输出通道包括:采样电容器、选择器开关、比较器,所述比较器被配置成至少基于相应采样电容器的电压和比较器基准电压提供比较器输出信号,其中所述采样电容器耦合到所述比较器的输入端;以及输出控制门,所述输出控制门被配置成基于门信号来控制是否从所述相应输出通道输出所述比较器输出信号;
所述方法包括对所述输出通道中的至少一个输出通道进行以下操作:
通过控制器接收输出通道启用信号;以及响应于所述输出通道启用信号,通过所述控制器提供选择器开关信号以将所述相应输出通道的所述采样电容器耦合到所述DAC的所述输出端,从而使所述采样电容器在多个离散采样周期内对所述模拟信号反复地进行采样,所述多个离散采样周期对应于用于所述相应输出通道的所述子信号存在于所述模拟信号中的时间;以及
为所述输出通道中的所述至少一个输出通道提供所述门信号,以允许在迟于所述多个离散采样周期中的第一离散采样周期的预定时间来自所述输出通道中的所述至少一个输出通道的输出。
在一个或多个实施例中,所述方法包括:
确定所述离散采样周期中的第二离散采样周期的结束;并且
提供所述门信号的步骤包括响应于所述多个离散采样周期中的所述第二离散采样周期的所述结束而提供所述门信号。
在一个或多个实施例中,每一个所述比较器包括电源电压端,所述电源电压端被配置成接收比较器电源电压以使所述比较器能够提供其比较器输出信号;并且所述方法包括针对所述输出通道中的所述至少一个输出通道进行以下操作:
在所述多个离散采样周期中的第一离散采样周期之后的时间提供所述比较器电源电压。
在一个或多个实施例中,迟于用于所述输出通道的所述比较器电源电压来提供用于所述输出通道的所述门信号。
在一个或多个实施例中,所述方法包括:
基于用以停用所述相应输出通道的所述输出通道启用信号的变化,提供相应门信号的变化,使不从所述相应输出通道输出所述比较器输出信号。
在一个或多个实施例中,所述方法包括基于用以停用所述相应输出通道的所述输出通道启用信号的变化,不提供所述比较器电源电压以由此停用所述比较器,从而使所述比较器不提供其比较器输出信号。
在一个或多个实施例中,所述输出控制门是由“与”逻辑门布置提供的,所述“与”逻辑门布置具有被配置成从所述相应比较器接收所述比较器输出信号的第一输入端和被配置成接收所述相应门信号的第二输入端以及包括来自所述相应输出通道的所述输出的输出端。
在一个或多个实施例中,所述采样电容器包括耦合到所述相应选择器开关和所述相应比较器的第一板以及被配置成耦合到基准电压的第二板。
虽然本公开容许各种修改和替代形式,但其细节已经借助于例子在图式中示出且将进行详细描述。然而,应理解,除所描述的具体实施例以外的其它实施例也是可能的。也涵盖落在所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
以上论述并非旨在表示当前或未来权利要求集的范围内的每一示例实施例或每一实施方案。以下附图和具体实施方式还举例说明了各种示例实施例。结合附图考虑以下详细描述可以更全面地理解各种示例实施例。
附图说明
现将仅借助于例子参考附图来描述一个或多个实施例,在附图中:
图1示出了多通道数模转换器DAC的示例实施例;
图2示出了示出所述多通道数模转换器DAC的示例操作的示例时序图;
图3示出了示出毛刺的示例时序图;并且
图4示出了示出控制多通道数模转换器DAC的方法的示例实施例的流程图。
具体实施方式
多通道数模转换器DAC接收数字信号且被配置成通过对应的多个输出通道输出多个模拟信号。
示例图1示出了包括DAC 101的多通道数模转换器DAC 100的实施例,所述DAC 101具有用以接收数字输入信号的输入端102和被配置成提供模拟信号的输出端103,所述模拟信号包括在模拟信号中时分复用的多个子信号。每一个子信号都是为多个输出通道104、105、106和107中的相应输出通道而提供。应了解,在任一时间,可以启用一个、部分或全部输出通道104、105、106、107,从而使得它们提供输出信号。因此,输出端103处的来自DAC的模拟信号可以包括用于每一个输出通道104、105、106和107的子信号。在其它时间,输出端103处的来自DAC的模拟信号可以包括仅用于输出通道104、105、106和107之一或其子集的子信号。本文中描述的多通道DAC的控制的原理适用于每一输出通道,因此,无论在哪一时间启用哪个输出通道,都可以应用本文中描述的原理。
多个输出通道104、105、106、107中的每一个分别包括采样电容器114、115、116、117。
多个输出通道104、105、106、107中的每一个包括选择器开关124、125、126、127。选择器开关被配置成将对应的采样电容器114、115、116、117连接到DAC101的输出以在特定的采样时间对DAC的输出进行采样,使得采样电容器114、115、116、117在时分复用模拟信号的自身相关联的时间片期间接收模拟信号。因此,在一个或多个例子中,仅选择器开关124、125、126、127之一可以在任一时间闭合。选择器开关的操作通常与时分复用模拟信号的时间片或周期同步。
因此,多通道DAC 100被配置成使得选择器开关124、125、126、127中的每一个由相应选择器开关信号分别控制。因此,选择器开关124、125、126、127中的每一个分别被配置成基于其选择器开关信号,将相应输出通道的采样电容器114、115、116、117反复地耦合到DAC的输出端103,使得采样电容器在多个离散采样周期内对模拟信号进行采样,所述多个离散采样周期对应于用于相应输出通道的子信号存在于模拟信号中的多个时间。因此,选择器开关信号将使选择器开关124、125、126、127:在采样周期内闭合以将采样电容器耦合到DAC的输出,以及在采样周期的范围之外断开以使采样电容器与DAC的输出断开连接。在输出通道之一的选择器开关断开的时间内,其它输出通道的采样开关可以闭合(通常不是同时闭合的)以在其相应离散采样时间对DAC的输出进行采样。
多个输出通道104、105、106、107中的每一个包括比较器134、135、136、137。每个比较器134、135、136、137被配置成至少基于相应采样电容器114、115、116、117的电压和比较器基准电压提供比较器输出信号。因此,采样电容器耦合到比较器134、135、136、137的输入端144、145、146、147。第二输入端154、155、156、157被配置成接收比较器基准电压。比较器可以呈运算放大器的形式,并且输入端144、145、146、147可以包括非反相输入端。第二输入端154、155、156、157可以包括反相输入端。在一个或多个例子中,比较器基准电压可以是用于进行比较的信号,例如通过装置的电流电平、装置引脚上的电压电平或表示装置的温度的信号等。对于比较器134、135、136、137中的每一个,比较器基准电压可以相同或不同。在一个或多个例子中,比较器基准电压可以由多通道DAC 100、DAC101或控制器108提供。在其它例子中,比较器基准电压可以由多通道DAC 100外部的装置提供。
因此,采样电容器114、115、116、117包括耦合到相应选择器开关124、125、126、127和相应比较器134、135、136、137的相应输入端144、145、146、147两者的第一板,以及被配置成耦合到基准电压的第二板,所述基准电压在图1中示出为接地。
比较器134、135、136、137中的每一个的输出端耦合到相应输出控制门164、165、166、167。输出控制门被配置成控制是否从相应输出通道104、105、106、107输出比较器输出信号。对输出控制门164、165、166、167是否提供阻止或允许动作的控制基于用于所述输出控制门的相应门信号。因此,输出控制门164、165、166、167可基于其相应门信号分别受到控制。
输出控制门可以由可以允许或阻止比较器的输出且由此控制是否从输出通道104、105、106、107提供输出的任何元件提供。例如,输出控制门可以包括开关。然而,在本例子中,输出控制门由“与”逻辑门布置提供。“与”门具有被配置成从相应比较器134、135、136、137接收比较器输出信号的第一输入端174、175、176、177。“与”门具有被配置成接收相应门信号的第二输入端184、185、186、187,以及包括来自相应输出通道的输出的输出端194、195、196、197。因此,当对应门信号和来自比较器的输出都为逻辑高时,在输出通道的相应输出194、195、196和197处提供来自输出通道的输出。当对应门信号和来自比较器的输出中的任一个为逻辑低时,输出控制门164、165、166、167阻止来自相应输出通道104、105、106、107的输出。
多通道DAC另外包括用于提供相应门信号的控制器108。控制器108可以被配置成还提供选择器开关信号。在一些例子中,控制器108不会提供选择器开关信号,而是仅监测提供到选择器开关124、125、126、127的选择器开关信号。
在此例子中,控制器108被配置成基于正启用的特定输出通道控制用于输出通道104、105、106、107中的特定输出通道的门信号,这是因为所述特定输出通道会在所需时间借助于对应选择器开关124、125、126、127的断开和闭合主动地对DAC 101的输出进行采样。因此,所描述的方法可以同等地应用于输出通道104、105、106、107中的每一个。
可以启用或停用输出通道104、105、106、107中的每一个。当启用时,提供输出通道的选择器开关信号以使得能够由采样电容器114、115、116、117对来自DAC的模拟信号进行采样。当停用时,例如在用于所述输出通道的子信号不存在于从DAC 101输出的模拟信号中的情况下,不提供输出通道的选择器开关信号。
因此,对于所述输出通道104、105、106、107中的每一个,控制器108被配置成使得在为输出通道中的相应输出通道提供输出通道启用信号期间,为所述输出通道中的相应输出通道提供选择器开关信号以提供所述多个离散采样周期。
参考示例图2,时序图示出了由控制器108以及在一些例子中由其它实体(未示出)提供的信号。迹线201示出了用于例如输出通道104的第一输出通道的输出通道启用信号。迹线202示出了用于例如输出通道105的第二输出通道的输出通道启用信号。因此,在此例子中,输出通道106、107的状态当前为非作用中的或“停用的”。
迹线203示出了用于例如输出通道104的第一输出通道的选择器开关信号。(在其它例子中也可以是逻辑低的)每个逻辑高周期表示采样电容器耦合到DAC 101的时间。迹线204示出了用于例如输出通道105的第二输出通道的选择器开关信号。(在其它例子中也可以是逻辑低的)每个逻辑高周期表示采样电容器耦合到DAC 101的时间。迹线206示出了用于例如输出通道104的第一输出通道的门信号。迹线208示出了用于例如输出通道105的第二输出通道的门信号。
迹线209示出了在102处提供的到DAC 101的数字输入信号。迹线209在某种程度上也代表了103处的模拟输出信号。210-215处的信号部分表示被分成时间片的一个子信号。216-221处的信号部分表示被分成时间片的不同子信号。如应了解,部分210-215和部分216-221按时分复用方式交错。部分210-215用于输出通道104中的第一输出通道,且部分216-221用于输出通道105中的第二输出通道。部分222和223表示不具有用于输出通道104-107的数据的部分。
因此,数据部分210表示第一子信号的第一部分的时间。在230处改变用于第一输出通道103的输出通道启用信号201的状态以启用第一输出通道103。输出通道启用信号201可以是控制器108内部的信号,或可以由不同的实体(未示出)生成。在提供(在此例子中为高的)输出通道启用信号201期间,控制器108被配置成提供用于相应第一输出通道103的选择器开关信号203以提供所述多个离散采样周期231、232(仅标记了前两个离散采样周期)等。如应了解,离散采样周期的时序与由DAC 101输出的时分复用模拟信号时间上对准。
控制器108被配置成提供用于第一输出通道104的门信号206,以在迟于采样周期中的第一采样周期231的预定时间处允许(不阻止)来自第一输出通道104的输出。例如,迟于采样周期中的第一采样周期231的结束。因此,在图2中可以看出,门信号206改变状态以在时间233处准许来自输出通道103的输出,所述时间233迟于第一采样周期231的时间。
因此,来自相应输出通道103的输出被阻止,直到提供门信号。在一个或多个例子中,已发现这会为来自比较器134的输出信号提供时间,以便在门164的端174处来自比较器134的输出被提供为194处来自相应输出通道103的输出之前稳定下来。
同样,如果我们现在考虑第二输出通道105,则数据部分216表示第二子信号的第一部分的时间。在234处改变用于第二输出通道104的输出通道启用信号202的状态以启用第二输出通道104。输出通道启用信号202可以是控制器108内部的信号,或可以由不同的实体(未示出)生成。在提供(在此例子中为高的)输出通道启用信号202期间,控制器108被配置成提供用于相应第二输出通道104的选择器开关信号204以提供所述多个离散采样周期235、236(仅标记了前两个离散采样周期)等。如应了解,离散采样周期的时序与由DAC 101输出的时分复用模拟信号时间上对准,即在第二子信号216-221的时间处。
控制器108被配置成提供用于第二输出通道105的门165的门信号208,以在迟于采样周期中的第一采样周期235的预定时间(例如,迟于第一325采样周期的结束)允许(不阻止)来自第二输出通道105的输出。因此,在图2中可以看出,门信号208改变状态以在时间237处准许来自输出通道103的输出,对于第二输出通道105,所述时间237迟于第一采样周期235的时间。
在一个或多个例子中,预定时间使得在采样周期中的第一采样周期231、235之后且在其中输出通道“被启用”的任何周期中的至少第五采样周期之前的时间提供门信号。
因此,尽管存在用于相应输出通道的输出通道启用信号201、202,但控制器108借助于在迟于相应采样周期中的第一采样周期的所述时间处提供的门信号206、208有效地阻止来自输出通道103、104的输出,直到例如采样周期中的第一、第二、第三或第四采样周期之后的时间为止。
在示例图2所示的例子中,控制器108被配置成响应于第二采样周期232、236而提供门信号206、208。具体地说,控制器被配置成响应于第二采样周期232、236的结束而提供门信号。
因此,控制器108可以被配置成检测第二采样周期232、236的结束的沿(在此例子中为下降沿)。例如,此下降沿可以被配置成触发控制器108内的逻辑以实现门信号233的提供。
因此,控制器108可以包括沿检测模块和计数器,所述沿检测模块被配置成检测与采样周期相关联的沿(上升沿或下降沿或这两者),所述计数器用以在使所述门信号从阻止来自输出通道的输出变为允许来自输出通道的输出之前对预定的沿进行计数。在其它例子中,控制器108可以包括计时器,所述计时器被配置成等待从时间230到时间233的预定时间量,或者对于第二输出通道105,从时间234到时间237的预定时间量。
在图1的当前例子中,比较器134、135、136、137包括用以接收包括用于相应比较器的使之能够操作的电源电压的信号的电源电压端138、139、140、141。例如,在没有电源电压的情况下,比较器可能不会输出信号或可能不会将有效信号输出到端174、175、176、177。因此,比较器134、135、136、137被配置成接收比较器电源电压以使得比较器能够提供其比较器输出信号。
控制器108可以被配置成在采样周期中的第一采样周期231、235之后的时间为相应比较器提供比较器电源电压。
参考示例图2,迹线205示出了在端138处提供的用于第一比较器134的比较器电源电压信号。迹线207示出了在端139处提供的用于第二比较器135的比较器电源电压信号。在此例子中,在时间238处提供用于第一比较器134的比较器电源电压信号。在此例子中,在时间239处提供用于第二比较器135的比较器电源电压信号。
在此和其它例子中,控制器108可以被配置成响应于第一采样周期231、235的结束(例如,下降沿)而提供比较器电源电压信号。
一般来说,迟于用于输出通道中的相应输出通道的比较器电源电压来提供用于输出通道中的相应输出通道的门信号。因此,采样电容器会根据DAC的输出“刷新”,并且比较器的电流汲取有时间在通过提供门信号允许来自输出通道的输出之前稳定下来。已发现比较器会在其启动时从电容器和DAC汲取大量电荷,这可能会需要DAC具有较大的驱动能力来维持输出电压。
参考迹线201,时间240示出了用于第一输出通道103的输出通道启用信号的结束。因此,时间240可以被视为包括用于第一输出通道103的停用第一输出通道104的输出通道启用信号。同样,时间241示出了用于第二输出通道104的输出通道启用信号的结束。启用信号的结束对应于到DAC的输入(且因此来自DAC的输出)停止提供用于输出通道的子信号的时间。因此,对于第一输出通道103,最终时间片为部分215。因此,对于第二输出通道104,最终时间片为部分221。
因此,控制器108可以被配置成基于用以停用相应输出通道103、104的输出通道启用信号201、202(在时间240或时间241处)的变化,提供相应门信号的变化242、243,从而使得不从相应输出通道103、104输出所述比较器输出信号。因此,输出控制门又变成阻止来自输出通道的输出。
当停用输出通道时,还可能会停止提供比较器电源电压。因此,控制器108可以被配置成基于用以停用相应输出通道103或104的输出通道启用信号在时间240或241处的变化,在时间242或243处不提供(从提供变换为不提供)比较器电源电压以由此停用比较器134、135,从而使得所述比较器134、135不会将其比较器输出信号(或有效信号)提供到“与”逻辑164或165的输入端。
示例图3类似于示例图2但包括迹线301,所述迹线301示出了到比较器135的信号输入145的电压电平。在未受到输出控制门165的阻止的情况下,将从第二输出通道104输出基于145处的此信号的比较。在图3中再现迹线204、207和208。可以看出,在对应于第一采样周期235的时间302处,采样电容器正充电,从而产生可变输出电压301。在时间303处,提供比较器电源电压,并且当比较器汲取电流时,输出电压301会出现短暂减小的情况。形成于采样电容器与比较器的输入之间的寄生电容可能会引起电压变化。然而,在时间237处,当门信号不阻止输出通道104时,迹线301中的电压稳定。因此,在一个或多个实施例中,如本文中描述的输出控制门164、165、166、167和控制可以提供具有更恒定的输出电压的多通道DAC。
示例图4示出了用于操作多通道数模转换器DAC 100的方法。
所述方法包括针对输出通道104(用第一输出通道作为例子)中的任一输出通道进行以下操作:通过控制器108接收401输出通道启用信号201;以及响应于所述输出通道启用信号,通过控制器108提供选择器开关信号203,所述选择器开关信号203用以将相应输出通道104的采样电容器114耦合到DAC 101的输出端103,从而使得采样电容器114在多个离散采样周期231、232内反复地对模拟信号进行采样,所述多个离散采样周期231、232对应于用于相应输出通道104的子信号存在于模拟信号中的时间。
所述方法另外包括为输出通道103中的至少一个输出通道提供402门信号206,以允许在迟于采样周期中的第一采样周期231的预定时间来自输出通道104中的至少一个输出通道的输出。例如,迟于第一231采样周期的结束。
所述方法可以另外包括:在步骤402,确定离散采样周期232中的第二离散采样周期的结束;以及在步骤402,响应于离散采样周期中的第二离散采样周期232的结束而提供门信号。
所述方法可以包括任选的中间步骤403,其包括在采样周期中的第一采样周期231之后的时间提供比较器电源电压。在此例子中,迟于步骤403中的比较器电源电压来提供步骤402中用于输出通道的门信号的提供。
如上文中描述的,所述方法可以包括任选的步骤404,其包括基于用以停用相应输出通道104的输出通道启用信号的变化,提供相应门信号的变化,使得不从相应输出通道104输出比较器输出信号。
除非明确陈述特定次序,否则可以任何次序执行以上附图中的指令和/或流程图步骤。同样,本领域的技术人员将认识到,虽然已经论述了一个示例指令集/方法,但本说明书中的材料可以多种方式组合以还产生其它例子,并且应在此详细描述提供的上下文内来进行理解。
在一些示例实施例中,上文描述的指令集/方法步骤实施为体现为可执行指令集的功能和软件指令,所述可执行指令集在计算机或以所述可执行指令编程且受所述可执行指令控制的机器上实现。此类指令经过加载以在处理器(例如,一个或多个CPU)上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器),或其它控制或计算装置。处理器可以指代单个组件或多个组件。
在其它例子中,本文中示出的指令集/方法以及与其相关联的数据和指令存储在相应存储装置中,所述存储装置被实施为一个或多个非暂时性机器或计算机可读或计算机可用存储介质。此类计算机可读或计算机可用存储介质被视为物品(或制品)的一部分。物品或制品可以指代任何所制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用介质不包括信号,但此类介质能够接收并处理来自信号和/或其它暂时性介质的信息。
本说明书中论述的材料的示例实施例可以整体或部分地通过网络、计算机或基于数据的装置和/或服务实施。这些可以包括云、因特网、内联网、移动装置、台式计算机、处理器、查找表、微控制器、消费者设备、基础架构,或其它启用装置和服务。如本文和权利要求书中可以使用的,提供以下非排他性定义。
在一个例子中,使本文中论述的一个或多个指令或步骤自动化。术语自动化或自动(和其类似变型)意指使用计算机和/或机械/电气装置控制设备、系统和/或过程的操作,而不需要人为干预、观测、努力和/或决策。
应了解,据称将耦合的任何组件可以直接或间接地耦合或连接。在间接耦合的情况下,可以在据称将耦合的两个组件之间安置额外的组件。
在本说明书中,已经依据选择的细节集呈现了示例实施例。然而,本领域的普通技术人员将理解,可以实践包括这些细节的不同选择集的许多其它示例实施例。希望所附权利要求书涵盖所有可能的示例实施例。
Claims (10)
1.一种多通道数模转换器DAC,其特征在于,包括:
DAC,所述DAC具有用以接收数字输入信号的输入端和被配置成提供模拟信号的输出端,所述模拟信号包括在所述模拟信号中时分复用的多个子信号,每一个所述子信号为多个输出通道中的相应输出通道而提供;
其中所述多个输出通道中的每一个输出通道包括:
采样电容器;
选择器开关,所述选择器开关被配置成基于相应选择器开关信号将所述相应输出通道的所述采样电容器耦合到所述DAC的所述输出端,使所述采样电容器在多个离散采样周期内对所述模拟信号采样,所述多个离散采样周期对应于用于所述相应输出通道的所述子信号存在于所述模拟信号中的时间;
比较器,所述比较器被配置成至少基于相应采样电容器的电压和比较器基准电压提供比较器输出信号,其中所述采样电容器耦合到所述比较器的输入端;以及
输出控制门,所述输出控制门被配置成基于门信号来控制是否从所述相应输出通道输出所述比较器输出信号;以及
控制器,所述控制器被配置成在为所述输出通道中的相应输出通道提供输出通道启用信号期间,对每一个所述输出通道为所述输出通道中的所述相应输出通道提供所述选择器开关信号以提供所述多个离散采样周期,并且为所述输出通道中的所述相应输出通道提供所述门信号以允许在迟于相应多个离散采样周期中的第一离散采样周期的预定时间来自所述输出通道中的所述相应输出通道的输出。
2.根据权利要求1所述的多通道DAC,其特征在于,每一个所述比较器包括电源电压端,所述电源电压端被配置成接收比较器电源电压以使所述比较器能够提供其比较器输出信号;并且
其中所述控制器被配置成在所述多个离散采样周期中的第一离散采样周期之后的时间为相应比较器提供所述比较器电源电压。
3.根据权利要求2所述的多通道DAC,其特征在于,所述控制器被配置成使迟于用于所述输出通道中的所述相应输出通道的所述比较器电源电压来提供用于所述输出通道中的所述相应输出通道的所述门信号。
4.根据在前的任一项权利要求所述的多通道DAC,其特征在于,所述控制器被配置成基于用以停用所述相应输出通道的所述输出通道启用信号的变化,提供相应门信号的变化,使不从所述相应输出通道输出所述比较器输出信号。
5.根据权利要求2所述的多通道DAC,其特征在于,所述控制器被配置成基于用以停用所述相应输出通道的所述输出通道启用信号的变化,不提供所述比较器电源电压以由此停用所述比较器,从而使所述比较器不提供其比较器输出信号。
6.根据在前的任一项权利要求所述的多通道DAC,其特征在于,所述输出控制门是由“与”逻辑门布置提供的,所述“与”逻辑门布置具有被配置成从所述相应比较器接收所述比较器输出信号的第一输入端和被配置成接收所述相应门信号的第二输入端以及包括来自所述相应输出通道的所述输出的输出端。
7.根据在前的任一项权利要求所述的多通道DAC,其特征在于,所述采样电容器包括耦合到所述相应选择器开关和所述相应比较器的第一板以及被配置成耦合到基准电压的第二板。
8.一种用于操作多通道数模转换器DAC的方法,其特征在于,所述多通道DAC包括:DAC,所述DAC具有用以接收数字输入信号的输入端和被配置成提供模拟信号的输出端,所述模拟信号包括在所述模拟信号中时分复用的多个子信号,每一个所述子信号为多个输出通道中的相应输出通道而提供;并且其中所述多个输出通道中的每一个输出通道包括:采样电容器、选择器开关、比较器,所述比较器被配置成至少基于相应采样电容器的电压和比较器基准电压提供比较器输出信号,其中所述采样电容器耦合到所述比较器的输入端;以及输出控制门,所述输出控制门被配置成基于门信号来控制是否从所述相应输出通道输出所述比较器输出信号;
所述方法包括对所述输出通道中的至少一个输出通道进行以下操作:
通过控制器接收输出通道启用信号;以及响应于所述输出通道启用信号,通过所述控制器提供选择器开关信号以将所述相应输出通道的所述采样电容器耦合到所述DAC的所述输出端,从而使所述采样电容器在多个离散采样周期内对所述模拟信号反复采样,所述多个离散采样周期对应于用于所述相应输出通道的所述子信号存在于所述模拟信号中的时间;以及
为所述输出通道中的所述至少一个输出通道提供所述门信号,以允许在迟于所述多个离散采样周期中的第一离散采样周期的预定时间来自所述输出通道中的所述至少一个输出通道的输出。
9.根据权利要求8所述的方法,其特征在于,每一个所述比较器包括电源电压端,所述电源电压端被配置成接收比较器电源电压以使所述比较器能够提供其比较器输出信号;并且所述方法包括针对所述输出通道中的所述至少一个输出通道进行以下操作:
在所述多个离散采样周期中的第一离散采样周期之后的时间提供所述比较器电源电压。
10.根据权利要求8或9所述的方法,其特征在于,所述方法包括:
基于用以停用所述相应输出通道的所述输出通道启用信号的变化,提供相应门信号的变化,使不从所述相应输出通道输出所述比较器输出信号。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110531688.6A CN115347900A (zh) | 2021-05-14 | 2021-05-14 | 多通道数模转换器 |
US17/331,801 US11398829B1 (en) | 2021-05-14 | 2021-05-27 | Multi-channel digital to analog converter |
EP22168907.8A EP4089925A1 (en) | 2021-05-14 | 2022-04-19 | Multi-channel digital to analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110531688.6A CN115347900A (zh) | 2021-05-14 | 2021-05-14 | 多通道数模转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115347900A true CN115347900A (zh) | 2022-11-15 |
Family
ID=81326676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110531688.6A Pending CN115347900A (zh) | 2021-05-14 | 2021-05-14 | 多通道数模转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11398829B1 (zh) |
EP (1) | EP4089925A1 (zh) |
CN (1) | CN115347900A (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2257272B (en) * | 1991-06-29 | 1995-01-04 | Genrad Ltd | DC level generator |
TWI267818B (en) | 2001-09-05 | 2006-12-01 | Elantec Semiconductor Inc | A method and apparatus to generate reference voltages for flat panel displays |
US6570516B1 (en) | 2001-11-09 | 2003-05-27 | Texas Instruments Incorporated | Multi-output DAC and method using single DAC and multiple s/h circuits |
US8487859B2 (en) * | 2002-12-30 | 2013-07-16 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display device |
US7193551B2 (en) * | 2005-02-25 | 2007-03-20 | Intersil Americas Inc. | Reference voltage generator for use in display applications |
US9157939B2 (en) * | 2012-08-09 | 2015-10-13 | Infineon Technologies Ag | System and device for determining electric voltages |
-
2021
- 2021-05-14 CN CN202110531688.6A patent/CN115347900A/zh active Pending
- 2021-05-27 US US17/331,801 patent/US11398829B1/en active Active
-
2022
- 2022-04-19 EP EP22168907.8A patent/EP4089925A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4089925A1 (en) | 2022-11-16 |
US11398829B1 (en) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10990146B2 (en) | Digital synthesizable low dropout regulator with adaptive gain | |
US10474174B2 (en) | Programmable supply generator | |
US11507122B2 (en) | Digital voltage regulator with a first voltage regulator controller and a second voltage regulator controller and method of regulating voltage | |
US20180331564A1 (en) | Master-slave charging circuit with slave charger input current sensing and adaptive battery current limiting | |
US20130222051A1 (en) | Charge Pump Device and Driving Capability Adjustment Method Thereof | |
US20140266377A1 (en) | Hybrid analog/digital point-of-load controller | |
US10084307B2 (en) | Over-current protection in multiphase DC-DC switching regulators | |
CN115347900A (zh) | 多通道数模转换器 | |
US10992222B2 (en) | Detection circuit and electronic device using the same | |
CN110957760A (zh) | 光伏系统、优化器及优化器的工作状态调整方法 | |
WO2020050904A1 (en) | All-digital closed loop voltage generator | |
EP3093994B1 (en) | Apparatus for performing multi-loop power control in an electronic device with aid of analog compensation and duty cycle selection, and associated method | |
CN111801660A (zh) | 补偿usb 2.0高速应用中的直流损耗 | |
US20130328598A1 (en) | Voltage control circuit | |
US10547203B2 (en) | Power battery pre-charge system and device for electric vehicle | |
CN115395762B (zh) | 单电感变压的多电压独立输出电路及相关产品 | |
CN108227808B (zh) | 数字低压差稳压器及其控制方法 | |
US10230295B2 (en) | Switching signal generating apparatus and method | |
EP3373102B1 (en) | Low power voltage regulator | |
KR20150032474A (ko) | 출력 장치 및 그 진단 방법 | |
WO2015094289A1 (en) | Apparatus for recovering data using blind oversampling | |
CN108306502B (zh) | 电荷泵电路及应用其的电子装置 | |
CN110830009A (zh) | 多路dc/dc转换器的控制装置和方法 | |
US11309814B2 (en) | Electric motor power control circuitry | |
CN110767502B (zh) | 用于调节线圈的电流的方法、控制器和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |