JPH0334920Y2 - - Google Patents

Info

Publication number
JPH0334920Y2
JPH0334920Y2 JP10030986U JP10030986U JPH0334920Y2 JP H0334920 Y2 JPH0334920 Y2 JP H0334920Y2 JP 10030986 U JP10030986 U JP 10030986U JP 10030986 U JP10030986 U JP 10030986U JP H0334920 Y2 JPH0334920 Y2 JP H0334920Y2
Authority
JP
Japan
Prior art keywords
resin
land portion
lead frame
bonded
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10030986U
Other languages
English (en)
Other versions
JPS636751U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10030986U priority Critical patent/JPH0334920Y2/ja
Publication of JPS636751U publication Critical patent/JPS636751U/ja
Application granted granted Critical
Publication of JPH0334920Y2 publication Critical patent/JPH0334920Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、抵抗、コンデンサ、半導体等の複数
個の素子を、一体に樹脂モールドしてなる電子回
路装置に関するものである。
従来の技術 従来、この種装置として、第２図に示すよう
に、表面に導電層２、素子取付部３が形成された
絶縁板１を、リードフレームのランド部４に、必
要に応じて用いる絶縁板６を介して接着し、前記
素子取付部３に素子８を取付けるとともに、素子
８の電極９と前記導電層２及び導電層２と前記リ
ードフレームのリード５とを接続し、全体を樹脂
１４にてモールドしてなるものがある。
考案が解決しようとする問題点 しかし、上記構成よりなる従来の電子回路装置
においては、リードフレームのランド部４と、ラ
ンド部４上に接着した絶縁板１等の構成部品との
間に、熱膨張率に差があり、電子回路装置使用中
の温度サイクルによる膨張・収縮で、リードフレ
ームのランド部４がバイメタル作用により湾曲を
繰り返し、その応力によりモールドした樹脂４に
反りが生じて、樹脂１４に割れが発生し、ひどい
場合には、耐水性が劣化して、内部の電子部品に
悪影響を及ぼすことがあつた。
このような問題を解決するために、種々の提案
がなされている。例えば実開昭58−441号には、
上記リードフレームのランド部の裏面に42アロイ
等からなるリードフレームの材料の熱膨張率と上
記樹脂の熱膨張率との中間の大きさの熱膨張率を
有する鉛、錫、銅、半田等から選択された材料か
らなるクラツド部を接着したプラスチツクパツケ
ージが開示されている。
この構成によれば、温度サイクル時にリードフ
レームのランド部が湾曲して、その応力がクラツ
ド部を介してゆるやかに樹脂に及ぶために、樹脂
へのストレスが少なく樹脂のクラツク発生が軽減
されるものの、リードフレームのランド部が湾曲
する以上必ず樹脂のどこかには応力を及ぼすこと
となり、樹脂割れ防止に十分でない。
また、実開昭58−440号には、上記リードフレ
ームの裏面にシリコン樹脂、軟質エポキシ樹脂、
ポリイミド樹脂等からなる軟質樹脂層を樹脂ポツ
テイング法により形成したプラスチツクパツケー
ジが開示されている。
この構成により、温度サイクル時リードフレー
ムのランド部と樹脂との間のストレスを軟質樹脂
層により吸収して樹脂のクラツク発生を防止する
ものであるが、この場合もリードフレームのラン
ド部は温度サイクルによつて湾曲を繰り返すの
で、樹脂のどこかには応力を及ぼすこととなり、
樹脂割れ防止に十分ではない。
問題点を解決するための手段 本考案は、前記問題点を解決するために提案さ
れたもので、リードフレームのランド部裏面に、
ランド部表面に接着した構成部材と略同一熱膨張
率を有するダミー体を接着したことを特徴とす
る。
作 用 本考案は、リードフレームのランド部を略同一
熱膨張率を有する部材でサンドイツチ状に挟んで
接着した構成とし、それらの部材でランド部表裏
の反り応力を相殺して温度サイクル時におけるバ
イメタル作用の発生を抑制したから、ランド部の
湾曲は生じず、その応力による樹脂の反り、それ
に伴う樹脂割れが発生しない。
実施例 以下、本考案の一実施例を図面により説明する
と、第１図において、２１は、樹脂製の絶縁板
で、その表面及び必要に応じて設ける裏面の両面
には、メツキ法、メタライズ法等で導電層２２が
形成され、又、その片面には、メツキ法、メタラ
ウズ法で素子取付部２３が形成されている。２４
は、多数のリード２５と共に一体に打ち抜かれた
リードフレームのランド部である。２６は必要に
応じて介挿する樹脂製の絶縁板で、表裏両面の樹
脂製接着剤２７により、絶縁板２１、絶縁板２
６、ランド部２４の３者を接着している。２８
は、抵抗、コンデンサ、半導体等の素子で、絶縁
板２１の素子取付部２３上に、ロー材３０により
取付けてある。３１は、素子２８の電極２９と導
電層２２及び導電層２２とリードフレームのリー
ド２５とを接続した金属細線である。３２は、ラ
ンド部２４の裏面に、接着剤３３を介して接着し
た本考案の要旨であるランド部２４の表面に接着
した構成部品と略同一熱膨張率を有するダミー体
で、ここでは、ランド部２４の表面側に接着した
絶縁板２６と同形同質としてある。３４は、全体
をモールドした樹脂である。
本実施例によれば、リードフレームのランド部
２４の表裏に略同一熱膨張率を有する部材が接着
されているので、温度サイクル時におけるバイメ
タル作用の発生が抑制れ、ランド部２４の表裏部
分の従来のような熱膨張差による反りが防止さ
れ、樹脂割れが発生しない。
なお、上記実施例では、ダミー体３２を絶縁板
２６と同形同質としたが、これに限定されるもの
ではなく、ランド部２４の表面側に接着した構成
部品と略同一熱膨張率を有するものであれば何で
もよい。
考案の効果 本考案は、以上のように、リードフレームのラ
ンド部を、略同一熱膨張率を有する部材でサンド
イツチ状に挟んで接着するよう構成し、温度サイ
クル時におけるバイメタル作用の発生を抑制した
から、ランド部の表裏部分の従来のような熱膨張
差による反りを防止でき、樹脂割れによる耐水劣
化を一掃することができる。
【図面の簡単な説明】
第１図は、本考案に係る電子回路装置の縦断面
図、第２図は、従来の電子回路装置の縦断面図で
ある。 ２１……絶縁板、２２……導電層、２３……素
子取付部、２４……ランド部、２５……リード、
２８……素子、２９……電極、３２……ダミー
体、３４……樹脂。

Claims (1)

  1. 【実用新案登録請求の範囲】 表面に導電層及び素子取付部が形成された絶縁
    板を、リードフレームのランド部に接着し、前記
    素子取付部に、素子を取付けるとともに、素子の
    電極と前記導電層、及び、導電層と前記リードフ
    レームのリードとを接続し、全体を樹脂モールド
    してなる電子回路装置において、 前記リードフレームのランド部裏面に、ランド
    部表面側に接着した構成部品と略同一熱膨張率を
    有するダミー体を接着したことを特徴とする電子
    回路装置。
JP10030986U 1986-06-30 1986-06-30 Expired JPH0334920Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10030986U JPH0334920Y2 (ja) 1986-06-30 1986-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10030986U JPH0334920Y2 (ja) 1986-06-30 1986-06-30

Publications (2)

Publication Number Publication Date
JPS636751U JPS636751U (ja) 1988-01-18
JPH0334920Y2 true JPH0334920Y2 (ja) 1991-07-24

Family

ID=30970013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10030986U Expired JPH0334920Y2 (ja) 1986-06-30 1986-06-30

Country Status (1)

Country Link
JP (1) JPH0334920Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58440B2 (ja) * 1971-11-20 1983-01-06 フエルナオ・アウグスト・デ・アラウ−ホ・ヴイセンテ １７，２１−ジヒドロキシ−２０−ケトプレグナン類の製造方法
JPS58441B2 (ja) * 1978-07-08 1983-01-06 工業技術院長 キトサンの製造方法
JPS61136249A (ja) * 1984-12-06 1986-06-24 Nec Kansai Ltd ハイブリツドｉｃ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461556U (ja) * 1977-10-07 1979-04-28
JPS58441U (ja) * 1981-06-25 1983-01-05 富士通株式会社 プラスチツクパツケ−ジ
JPS58440U (ja) * 1981-06-25 1983-01-05 富士通株式会社 プラスチツクパツケ−ジ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58440B2 (ja) * 1971-11-20 1983-01-06 フエルナオ・アウグスト・デ・アラウ−ホ・ヴイセンテ １７，２１−ジヒドロキシ−２０−ケトプレグナン類の製造方法
JPS58441B2 (ja) * 1978-07-08 1983-01-06 工業技術院長 キトサンの製造方法
JPS61136249A (ja) * 1984-12-06 1986-06-24 Nec Kansai Ltd ハイブリツドｉｃ

Also Published As

Publication number Publication date
JPS636751U (ja) 1988-01-18

Similar Documents

Publication Publication Date Title
US5237202A (en) Lead frame and semiconductor device using same
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH0334920Y2 (ja)
JP2829567B2 (ja) チップマウント型ｌｅｄ
KR970024043A (ko) 금속성 전자 부품 패키지 장치(metallic electronic component package device)
JP2712967B2 (ja) 半導体装置
JP2593524Y2 (ja) ハイブリッドｉｃ
JPS61136249A (ja) ハイブリツドｉｃ
JPS6143857B2 (ja)
JP7478554B2 (ja) 面実装型抵抗器
JP2728996B2 (ja) 多端子接続構造
JPH03276788A (ja) 集積回路搭載用セラミックス基板
JPS624860B2 (ja)
JPH1126897A (ja) 基板実装構造
JPS609147A (ja) 混合集積回路
JPS60200545A (ja) 実装基板
JP2711116B2 (ja) 磁気抵抗素子
JP2751365B2 (ja) 半導体装置
JPH08250836A (ja) 印刷配線板の追加部品実装構造
JPS61269343A (ja) セラミツクパツケ−ジ
JPH0252402B2 (ja)
JP2923285B1 (ja) 金属箔抵抗器
JPH039341Y2 (ja)
JPS61193401A (ja) チツプ形正特性サ−ミスタ
JPS62260302A (ja) チツプ抵抗器