JPH0332312B2

JPH0332312B2 -

Info

Publication number: JPH0332312B2
Application number: JP58193693A
Authority: JP
Inventors: Hiroshi Mizuguchi; Tadashi Kunihira; Yutaka Oota; Tadashi Yoshino; Shinji Okada; Minoru Nakamura
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-10-17
Filing date: 1983-10-17
Publication date: 1991-05-10
Also published as: JPS6084611A

Description

【発明の詳細な説明】産業上の利用分野本発明は位相誤差検出カウンタと速度誤差検出
カウンタを備えた回転体のサーボ装置に関するも
のである。

従来例の構成とその問題点第１図は家庭用ビデオテープレコーダのサーボ
システムの再生時における代表的なブロツクダイ
アグラムを示したものであり、第１図において、
１は映像信号の録再用ヘツドが取り付けられた回
転シリンダを駆動するシリンダモータであり、前
記回転シリンダにはその回転速度に依存した周波
数の交流信号を発生する周波数発電機２と、１回
転あたり１回の位置検出信号を発生する位置検出
器３が連結されている。

前記周波数発電機２の出力信号はFG信号増幅
器４によつて増幅ならびに波形整形され、その出
力は分周器５およびコントローラ６に供給され、
前記位置検出器３の出力はPG信号増幅器７によ
つて増幅ならびに波形整形され、その出力はリセ
ツト信号として前記分周器５の２分の１の分周器
８に供給されている。

また、クロツク発生器９の出力信号は分周器１
０に供給され、前記分周器１０の出力信号はシリ
ンダ位相系カウンタ１１、シリンダ速度系カウン
タ１２、キヤプスタン位相系カウンタ３２（後
述）、キヤプスタン速度系カウンタ２８（後述）
にそれぞれクロツク信号として供給されている。

前記シリンダ位相系カウンタ１１のビツト数は
16ビツト構成になつており、16ビツトのシリンダ
位相系ROM１３から基準カウントデータが供給
され、その出力はデコーダ１４と10ビツトのラツ
チ１５に供給され（前記ラツチ１５には16ビツト
の出力データのうちLSBを含む下位10ビツトの
データが供給されている。）、前記デコーダ１４の
第１の出力はプリセツト信号として前記シリンダ
位相系カウンタ１１に供給され、同第２の出力は
遅延回路１６に供給され、前記ラツチ１５の出力
データは10ビツトのＤ−Ａコンバータ１７に供給
されている。

また、前記分周器８の出力はロード信号として
前記ラツチ１５に供給され、前記コントローラ６
の第１の出力はロード信号として８ビツトのラツ
チ１８に供給され、同第２の出力はプリセツト信
号として前記シリンダ速度系カウンタ１２に供給
されている。

前記シリンダ速度系カウンタは12ビツト構成に
なつており、12ビツトのシリンダ速度系ROM１
９から基準カウントデータが供給され、その出力
データのうち、LSBを含む下位８ビツトのデー
タが前記ラツチ１８に供給され、前記ラツチ１８
の出力データは８ビツトのＤ−Ａコンバータ２０
に供給されている。

さらに、前記Ｄ−Ａコンバータ１７と前記Ｄ−
Ａコンバータ２０の出力は合成回路２１によつて
合成され、前記合成回路２１の出力信号がシリン
ダモータ駆動回路２２に供給されている。

一方、磁気テープを走行させるためのキヤプス
タンモータ２３には周波数発電機２４が連結さ
れ、前記周波数発電機２４の出力信号はFG信号
増幅器２５によつて増幅ならびに波形整形された
のちコントローラ２６に供給され、前記コントロ
ーラ２６の第１の出力はロード信号として８ビツ
トのラツチ２７に供給され、同第２の出力はプリ
セツト信号として10ビツトのキヤプスタン速度系
カウンタ２８に供給されている。

また、磁気テープに一定間隔で記録されたコン
トロール信号を再生するコントロールヘツド２９
の出力信号はコントロール信号増幅器３０によつ
て増幅ならびに波形整形されたのち、ロード信号
として10ビツトのラツチ３１に供給されている。

前記キヤプスタン速度系カウンタ２８と、15ビ
ツトのキヤプスタン位相系カウンタ３２には前記
分周器１０からそれぞれクロツク信号が供給され
ている。

前記キヤプスタン位相系カウンタ３２には前記
遅延回路１６からプリセツト信号が供給され、そ
の出力データのうち、LSBを含む下位10ビツト
のデータが前記ラツチ３１に供給され、前記ラツ
チ３１の出力データは10ビツトのＤ−Ａコンバー
タ３３に供給されている。

前記キヤプスタン速度系カウンタ２８には
10bitのキヤプスタン速度系ROM３４から基準カ
ウントデータが供給され、その出力データのうち
LSBを含む下位８ビツトのデータが前記ラツチ
２７に供給され、前記ラツチ２７の出力データは
８ビツトのＤ−Ａコンバータ３５に供給されてい
る。

さらに、前記Ｄ−Ａコンバータ３３と前記Ｄ−
Ａコンバータ３５の出力は合成回路３６によつて
合成され、前記合成回路３６の出力信号がキヤプ
スタンモータ駆動回路３７に供給されている。

第１図において、シリンダモータ１に連結され
た周波数発電機２は１回転あたり６サイクルの交
流信号を発生するものとし、分周器５は３分の１
の分周動作を行ない、分周器８は２分の１の分周
動作を行なうものとする。

また、NTSC仕様においてはシリンダモータ１
の基準回転数は1800rpmであり、このとき前記周
波数発電機２の出力周波数は180Hzで、位置検出
器３の出力周波数は30Hzとなる。

したがつて、分周器８からは前記位置検出器３
の回転位相に依存した位相を有し、デユーテイが
50パーセントの方形波が得られ、この信号が回転
位相信号となる。

また、シリンダ位相系カウンタ１１には一定周
波数のクロツク信号が供給され、所定のカウント
値になつたときにデコーダ１４が出力パルスを発
生するから、前記デコーダ１４の第１の出力がシ
リンダ位相系の基準位相信号となり、同第２の出
力がトラツキング調整のための遅延回路１６を経
てキヤプスタン位相系の基準位相信号となる。

さらに、コントロールヘツド２９からは磁気テ
ープの走行位相に依存したコントロール再生信号
が得られるから、コントロール信号増幅器３０の
出力信号がキヤプスタン位相系の走行位相信号と
なる。

一方、FG信号増幅器４からは回転シリンダの
回転速度信号が得られ、FG信号増幅器２５から
はキヤプスタンの回転速度信号が得られる。

コントローラ６は前記FG信号増幅器４の出力
信号のリーデイングエツジにおいて、まず、シリ
ンダ速度系カウンタ１２のカウント値をラツチ１
８に取り込むロード信号を発生し、続いて前記シ
リンダ速度系カウンタ１２のプリセツト信号を発
生する。

また、キヤプスタン速度系のコントローラ２６
の動作も前記コントローラ６の動作と同じであ
る。

したがつて、シリンダ位相系のラツチ１５には
シリンダ系の回転位相信号と基準位相信号の位相
差の計測結果が保持され、シリンダ速度系のラツ
チ１８には回転速度信号の周期の計測結果が保持
され、同様にキヤプスタン位相系のラツチ３１に
はキヤプスタン系の位相差の計測結果が保持さ
れ、キヤプスタン速度系のラツチ３５にはキヤプ
スタンの回転速度信号の周期の計測結果が保持さ
れる。

なお、これらの動作のもつと詳しい説明は日本
国特許出願公告公報昭和53年第19745号あるいは
米国特許明細書第3836756号でなされているので
ここでは省略する。

前記ラツチ１５の出力（シリンダ位相系カウン
タ１１の計測出力）はＤ−Ａコンバータ１７によ
つて直流電圧に変換され、前記ラツチ１８（シリ
ンダ速度系カウンタ１２の計測出力）はＤ−Ａコ
ンバータ２０によつて直流電圧に変換され、これ
らの直流電圧は合成回路２１によつて合成されて
シリンダ系の誤差出力信号が作り出され、その誤
差出力信号によつてシリンダモータ駆動回路２２
を介してシリンダモータ１が駆動される。

また、前記ラツチ３１の出力（キヤプスタン位
相系カウンタ３２の計測出力）はＤ−Ａコンバー
タ３３によつて直流電圧に変換され、前記ラツチ
２７（キヤプスタン速度系カウンタ２８の計測出
力）はＤ−Ａコンバータ３５によつて直流電圧に
変換され、これらの直流電圧は合成回路３６によ
つて合成されてキヤプスタン系の誤差出力信号が
作り出され、その誤差出力信号によつてキヤプス
タンモータ駆動回路３７を介してキヤプスタンモ
ータ２３が駆動される。

ところで第１図において、シリンダ位相系カウ
ンタ１１、シリンダ速度系カウンタ１２、キヤプ
スタン速度系カウンタ２８にはそれぞれ個別の
ROM（リードオンリーメモリ）から基準カウン
トデータが供給されるが、これらのデータは主と
して倍速再生用に用意されたものである。

例えば、VHSのNTSC仕様において記録時あ
るいはノーマル（＋１倍速）再生時の回転ヘツド
と磁気テープの相対速度はほぼ、5.8m／secであ
るが、２時間モードの＋９倍速で磁気テープを走
行させる（コントローラ２６によつてFG信号増
幅器２５の出力信号を９分の１分周すれば、キヤ
プスタンモータ２３は９倍の回転速度で回転する
ので、磁気テープの走行速度は９倍になる。）と、
回転ヘツドの磁気テープ上の走査方向と磁気テー
プの通常走行方向とが等しいために、回転ヘツド
と磁気テープの相対速度は遅くなり、再生された
水平同期信号の周波数が約4.8パーセントも低下
し、逆に−９倍速で走行させると、再生された水
平同期信号の周波数が5.4パーセントも上昇する。

水平同期信号の周波数が大きく変化すると、テ
レビ受像機の側で追従できなくなつて同期が乱れ
てしまうので、相対速度が変化しないように補正
する必要がある。

＋９倍速を例にとつて説明すると、相対速度を
補正するためにはシリンダ位相系カウンタ１１の
カウント周波数がノーマル再生時よりも4.8パー
セントだけ高くなるような基準カウントデータを
用意すればよく、また、シリンダ速度系カウンタ
１２とキヤプスタン速度系カウンタ２８に供給す
る基準カウントデータも、同期回転時に速度誤差
出力が零になるようにそれぞれ設定される。

このように、シリンダ位相系ROM１３、シリ
ンダ速度系ROM１９、キヤプスタン速度系
ROM３４には必要とされる倍速モードの種類に
応じた数のデータが格納されるが、NTSC仕様に
おいては録再時間モードが、２時間モード、４時
間モード、６時間モードの３種類があるので、各
ROMに必要なデータの数（アドレス数）はかな
りのものとなる。

例えば、各時間モードにおいて、プラスマイナ
ス15倍速、同９倍速、同５倍速、同３倍速、同２
倍速、同１倍速、０倍速（停止）が必要であると
すると、プラス１倍速を除いて全て異なつたデー
タを用意しなければならず、各ROMのアドレス
数はそれぞれ、37となり、第１図に示されるよう
なシステムをLSI化する場合には、チツプ上に占
めるROM部分の面積やそれに付属するアドレス
デコーダ部分の面積がかなりの大きさになるだけ
でなく、ROMデータの検査にも多くの時間を要
するという問題があつた。

発明の目的本発明の目的は、唯一のメモリ手段から位相系
カウンタ（位相誤差検出カウンタ）と速度系カウ
ンタ（速度誤差検出カウンタ）のための基準カウ
ントデータを供給する構成を実現することによつ
てシステムを従来以上に合理化せんとするもので
ある。

発明の構成本発明のサーボ装置は、回転体の回転速度の切
り換えのための複数のＹビツトの基準カウントデ
ータが格納されたメモリ手段と、前記基準カウン
トデータが供給され、前記回転体の回転位相信号
が到来した時点のカウント値を位相誤差として出
力するＭビツトの位相誤差検出カウンタと、前記
基準カウントデータの上位Ｚビツト（Ｚ＜Ｙ）の
データが速度基準データとして供給され、前記回
転体の回転速度信号の到来区間におけるクロツク
信号のカウント量と前記速度基準データとの差を
速度誤差として出力するＮビツト（Ｎ＜Ｍ）の速
度誤差検出カウンタと、前記位相誤差検出カウン
タの出力と前記速度誤差検出カウンタの出力を合
成して誤差出力信号を作り、前記回転体の回転速
度ならびに回転位相を一定に制御する制御手段
と、前記メモリ手段から出力される基準カウント
データをそのまま前記位相誤差検出カウンタに供
給するとともに上位Ｚビツトだけを前記速度誤差
検出カウンタに供給する分配手段を備えたことを
特徴とするものである。

また、本発明のサーボ装置は、回転体の回転速
度の切り換えのための複数のＹビツトの基準カウ
ントデータが格納されたメモリ手段と、前記基準
カウントデータが供給され、第１の回転体の回転
位相信号が到来した時点のカウント値を位相誤差
として出力するＭビツトの第１の位相誤差検出カ
ウンタと、前記基準カウントデータの上位Ｚビツ
ト（Ｚ＜Ｙ）のデータが第１の速度基準データと
して供給され、前記第１の回転体の回転速度信号
の到来区間におけるクロツク信号のカウント量と
前記第１の速度基準データとの差を速度誤差とし
て出力するＮビツト（Ｎ＜Ｍ）の第１の速度誤差
検出カウンタと、前記第１の位相誤差検出カウン
タの出力と前記第１の速度誤差検出カウンタの出
力を合成して誤差出力信号を作り、前記第１の回
転体の回転速度ならびに回転位相を一定に制御す
る第１の制御手段と、前記第１の回転体に同期し
て回転する第２の回転体の回転位相信号と基準位
相信号との位相差を計測する第２の位相誤差検出
カウンタと、前記基準カウントデータの上位Ｘビ
ツト（Ｘ＜Ｙ）のデータが第２の速度基準データ
として供給され、前記第２の回転体の回転速度信
号の到来区間におけるクロツク信号のカウント量
と前記第２の速度基準データとの差を速度誤差と
して出力するＬビツト（Ｌ＜Ｍ）の第２の速度誤
差検出カウンタと、前記第２の位相誤差検出カウ
ンタの出力と前記第２の速度誤差検出カウンタの
出力を合成して誤差出力信号を作り、前記第２の
回転体の回転速度ならびに回転位相を一定に制御
する第２の制御手段と、前記メモリ手段から出力
される基準カウントデータをそのまま前記位相誤
差検出カウンタに供給し、上位Ｚビツトだけを前
記第１の速度誤差検出カウンタに供給するととも
に上位Ｘビツトだけを前記第２の速度誤差検出カ
ウンタに供給する分配手段を備えたことを特徴と
するものである。

実施例の説明以下、本発明の実施例について図面を参照しな
がら説明する。

第２図は本発明の一実施例におけるサーボシス
テムのブロツクダイアグラムであり、第２図にお
いて第１図と同一のブロツクは同一図番にて示し
その説明は省略する。

第２図のシステムにおいて第１図のそれと異な
る点は、従来システムではシリンダ位相系カウン
タ１１、シリンダ速度系カウンタ１２、キヤプス
タン速度系カウンタ２８に個別の基準カウントデ
ータを供給していた３系統のメモリ、すなわち、
シリンダ位相系ROM１３、シリンダ速度系
ROM１９、キヤプスタン速度系ROM３４が統
合されて唯一のメモリ（ROM）３８となり、前
記メモリ３８から共通のデータバス３９を介して
３系統のカウンタに基準カウントデータが供給さ
れるよう構成されたことにある。

第２図におけるメモリ３８の構成は第１図のシ
リンダ位相系ROM１３と同じであるが、機能的
にみて、３系統のカウンタにデータを供給してい
るので異なつた図番を用いている。

また、前記データバス３９のビツト数は前記メ
モリ３８の出口のところでは16ビツトであるが、
シリンダ位相系カウンタ１１とシリンダ速度系カ
ウンタ１２の間では12ビツトとなり、前記シリン
ダ速度系カウンタ１２とキヤプスタン速度系カウ
ンタ２８の間では10ビツトとなつているさて、第２図のシステムにおいてVTRが再生
状態にあるときの動作の概要を説明するが、具体
的な数値を用いた方がよりわかり易いので、ここ
ではクロツク発生器９の出力周波数はNTSC仕様
における色副搬送波周波数の3579.545KHzを同じ
であるものとし、分周器１０によつて３分の１分
周されてシリンダ位相系カウンタ１１に供給され
ているものとする。

また、前記シリンダ位相系カウンタ１１と16ビ
ツトのダウンカウンタを構成していて、その出力
が〔000……00〕になつたときにデコーダ１４が
出力信号を発生して、再びプリセツト動作が行な
われるものとする。

まず、ノーマル再生のときには前記シリンダ位
相系カウンタ１１のプリセツト値は、そのカウン
ト周波数を垂直同期周波数の59.94Hz（NTSC規
格）の２分の１の周波数にできる限り近ずけるた
めに、39812に選ばれる。

なお、このときのカウント周波数は29.9704Hz
となる。

これに対して、２時間モードの＋９倍速では約
4.8パーセントだけカウント周波数を上げるため
にプリセツト値が37989に選ばれ、−９倍速では約
5.4パーセントだけカウント周波数を下げるため
にプリセツト値が42085に選ばれる。

これらのプリセツト値はシリンダ位相系のため
の基準カウントデータとしてメモリ３８に格納さ
れ、各倍速モードに応じて選択されて、データバ
ス３９を介してシリンダ位相系カウンタ１１に供
給される。

一方、シリンダモータの周波数発電機２は１回
転あたり６サイクルの交流信号を発生するから、
シリンダ速度系カウンタ１２のノーマル再生時の
カウント周波数は29.9704Hzの６倍の179.822Hzと
なる。

いま、クロツク発生器９の出力周波数が８分の
１分周されて前記シリンダ速度系カウンタ１２に
クロツク信号として供給されていて、前記シリン
ダ速度系のカウンタもダウンカウンタを構成して
いるものとすると、ノーマル再生時に前記シリン
ダ速度系カウンタ１２に必要なプリセツト値は
2488となる。

ところで、前記シリンダ位相系カウンタ１１の
ためのノーマル再生時におけるプリセツト値
39812は、２進数で表わしたデータは
〔1001101110000100〕であり、このデータの上位
12ビツトだけを取り出すと、〔100110111000〕と
なつて10進数の1244となる。

また、２時間モードの＋９倍速時における前記
シリンダ速度系カウンタ１２のカウント周波数は
188.453Hz（＋4.8パーセント）であつて、必要な
プリセツト値は2374であるが、このときのシリン
ダ位相系カウンタ１１のための基準カウントデー
タの上位12ビツトだけを取り出すと2374となる。

さらに、２時間モードの−９倍速時における前
記シリンダ速度系カウンタ１２のカウント周波数
は170.112Hz（−5.4パーセント）であつて、必要
なプリセツト値は2630であるが、このときのシリ
ンダ位相系カウンタ１１のための基準カウントデ
ータの上位12ビツトだけを取り出すと、2630とな
る。

第２図に示したサーボ装置では、メモリ３８に
格納されたシリンダ位相系のための基準カウント
データの上位12ビツトだけをデータバス３９を介
してシリンダ速度系カウンタ１２に供給するよう
に構成されている。

このようにして、他のモードや他の倍速時にお
いても前記シリンダ速度系カウンタ１２に必要な
プリセツト値はすべてメモリ３８から得ることが
できる。

ところで、各倍速時におけるシリンダ位相系カ
ウンタ１１のカウント周期をTc₁（ｎ）、クロツク
周波数をFck／Ａ、メモリ３８からのプリセツト
値をNP（ｎ）、シリンダ速度系カウンタ１２のカ
ウント周期をTc₂（ｎ）、クロツク周波数をFck／
Ｂ、周波数発電機２の１回転あたりの出力サイク
ル数をＧ、前記シリンダ位相系カウンタ１１のビ
ツト数をＭ、前記シリンダ速度系カウンタ１２の
ビツト数をＮ（Ｍ＞Ｎ）とすると次式が成立する。

Tc₁（ｎ）＝Ｇ・Tc₂（ｎ） (1) Tc₁（ｎ）＝Np（ｎ）・Ａ／Fck (2) Tc₂（ｎ）＝Np（ｎ）・Ｂ／2^(M-N)・Fck (3) これらの関係からただちに次式が得られる。

Ｇ・Ｂ＝２・^(M-N)Ａ (4) 実施例ではＧ＝６，Ｍ＝16，Ｎ＝12，Ａ＝３，
Ｂ＝８である。

すなわち、(4)式の関係がほぼ満たされるように
分周器１０における分周値、つまり、シリンダ位
相系カウンタ１１とシリンダ速度系カウンタ１２
のクロツク周波数を選ぶことにより、それぞれの
カウンタは共通のメモリからプリセツト値の供給
を受けることができる。

なお、(4)式において、Ｇ，Ｍ，Ｎはいずれも整
数以外の値はとり値ないので、Ｇの値によつては
Ｂの値が特殊なものとなる。

例えば、Ｇ＝18，Ａ＝３，Ｍ＝16とすると、Ｎ
＝13のとき、Ｂ＝24／18となり、Ｎ＝12のときに
はＢ＝48／18となり、いずれも割り切れない値と
なる。

しかしながら、このような場合には例えば第３
図に示すように部分的に抜けのあるクロツク信号
を供給することによつて特殊なＢの値を作り出す
こともできる。

第３図において、波形ａが第２図におけるクロ
ツク発生器９の出力信号波形であり、波形ｂがＢ
＝24／18を実現するためのシリンダ速度系カウン
タ１２のクロツク信号波形である。

また、別の方法としてはシリンダ速度系カウン
タ１２の出力をラツチ１８へ伝達する際の量子化
区域を変更することによつてノーマル再生時にお
ける前記シリンダ速度系カウンタ１２のカウント
周波数を調整することもできる。

すなわち、Ｇ＝18，Ａ＝３，Ｍ＝16で、Ｎ＝12
とすると、前述のようにメモリ３８からシリンダ
速度系カウンタ１２には1244（ノーマル再生時）
のプリセツト値が供給されるが、Ｂ＝４としてク
ロツク発生器９の出力信号を４分の１分周して前
記シリンダ速度系カウンタ１２に供給したときの
必要なプリセツト値NP₂は Np₂＝3579545299704×18×４≒1659 となり、プリセツト値として415だけ不足する。

このため、前記シリンダ速度系カウンタ１２は
その出力が〔000…00〕になつてからも次のシリ
ンダFG信号のリーデイングエツジが到来するま
でダウンカウントを続け、415だけカウントオー
バーした時点でシリンダFG信号のリーデイング
エツジが到来することになる。

したがつて、このカウント位置まで量子化区域
を変更すれば前記シリンダ速度系カウンタ１２の
カウント周波数を調整することができる。

ただ、量子化ビツト数をｋとしたときに、比較
的容易な量子化区域のシフト量は、Ｐ×2^k＋
2^(k-1)であるため、少しだけの誤差を伴なう。

例えば、量子化ビツト数が８のとき、256＋128
＝384のシフトは容易であるが、415に対しては31
だけ不足する。

ところが1659に対する31の誤差はわずか２パー
セントにすぎず、この程度の誤差はシリンダモー
タ１の同期回転時におけるロツクインレンジのセ
ンターが多少ずれるだけで大きな問題とはならな
い。

さて、VTRの再生時においては、キヤプスタ
ンモータ２３はシリンダモータ１と同期して回転
するから、第２図に示したようにキヤプスタン速
度系カウンタ２８もまたメモリ３８からプリセツ
ト値の供給を受けることができるが、その考え方
はシリンダ速度系カウンタ１２の場合と同じであ
るのでその説明は省略する。

なお、ノーマル再生時における周波数発電機２
４の出力周波数をＨ、前記キヤプスタン速度系カ
ウンタ２８のビツト数をＬ、クロツク周波数を
Fck／Ｃとしたとき、(1)〜(4)式と同様にして次式
が得られる。

Np（ｎ）・Ａ／Fck＝Np（ｎ）・Ｃ／2^(M-L・Fck×Ｈ／2
99704 ∴ Ｃ・Ｈ／299704＝2^(M-L)・Ａ (5) 第２図に示したサーボ装置では、メモリ３８に
格納されたシリンダ位相系のための基準カウント
データの上位10ビツトだけをデータバス３９を介
してシリンダ速度系カウンタ１２に供給するよう
に構成されている。

このように本発明のサーボ装置では、シリンダ
位相系カウンタ１１のための基準カウントデータ
が格納された唯一のメモリ３８からデータバス３
９を介してシリンダ速度系カウンタ１２、さらに
はキヤプスタン速度系カウンタ２８にもプリセツ
ト値を供給されることができるので、従来装置に
比べてシステム全体に対するメモリ（ROM）の
占める割合が減少し、システムを構成する素子数
やシステムの消費電力が減少するだけでなく、
ROMデータの検査の時間も大幅に短縮される。

なお、第２図の実施例においては、各カウンタ
のビツト数とデータバス３９を介して供給される
データのビツト数が同じになつているが、これは
必ずしも同じである必要はない。

例えば、シリンダ位相系カウンタ１１は16ビツ
トのダウンカウンタを構成していて、その出力が
〔000…00〕になつた時点で再びプリセツトされる
構成になつているために、カウンタのビツト数と
同じビツト数のプリセツトデータを必要とする
が、〔0111…11〕よりも小さいプリセツト値から
カウントを開始して、〔000…00〕を通り越して
〔100…00〕になるかあるいはそれ以前に再びプリ
セツトされるように構成しておけば、カウンタの
MSBのプリセツト値は、‘0'に固定されるので、
メモリ３８のビツト数を１ビツト減少させること
もできる。

発明の効果以上の説明から明らかなように、本発明のサー
ボ装置はシリンダモータ１のような回転体の回転
位相信号と基準位相信号との位相差を計測するＭ
ビツトの位相誤差検出カウンタ（実施例において
はシリンダ位相系カウンタ１１）と、前記回転体
の回転速度信号の繰り返し周期を計測するＮビツ
ト（Ｍ＞Ｎ）の速度誤差検出カウンタ（実施例に
おいてはシリンダ速度系カウンタ１２）と、前記
位相誤差検出カウンタの出力と前記速度誤差検出
カウンタの出力を合成して誤差出力信号を作り、
前記回転体の回転速度ならびに回転位相を一定に
制御する制御手段（実施例においてはラツチ１５
および１８、Ｄ−Ａコンバータ１７および２０、
合成回路２１、シリンダモータ駆動回路２２によ
つて制御手段が構成されている。）と、前記回転
体の回転速度の切り換えのための複数のＹビツト
のプリセツトを前記位相検出カウンタに供給する
メモリ手段（メモリ３８）と、前記メモリ手段の
出力データのデータの上位Ｚビツト（Ｚ＜Ｙ）の
データを前記速度誤差検出カウンタのプリセツト
データとして分配する分配手段（実施例において
はデータバス３９）を備えているので、唯一のメ
モリ手段から必要なプリセツトデータを前記位相
誤差検出カウンタと前記速度誤差検出カウンタに
供給することができ、きわめて合理的なシステム
を構成することができる。

また、前記回転体に同期して回転する第２の回
転体（実施例においてはキヤプスタンモータ２
３）の回転位相信号と第２の基準位相信号との位
相差を計測する第２の位相誤差検出カウンタ（実
施例においてはキヤプスタン位相系カウンタ３
２）と、前記第２の回転体の回転速度信号の繰り
返し周期を計測するＬビツト（Ｍ＞Ｌ）の第２の
速度誤差検出カウンタ（実施例においてはキヤプ
スタン速度系カウンタ２８）と、前記第２の位相
誤差検出カウンタの出力と前記第２の速度誤差検
出カウンタの出力を合成して誤差出力信号を作
り、前記第２の回転体の回転速度ならびに回転位
相を一定に制御する第２の制御手段（実施例にお
いてはラツチ３１および２７、Ｄ−Ａコンバータ
３３および３５、合成回路３６、キヤプスタンモ
ータ駆動回路３７によつて第２の制御手段が構成
されている。）と、前記メモリ手段の出力データ
の上位Ｘビツト（Ｘ＜Ｙ）のデータを前記第２の
速度誤差検出カウンタのプリセツトデータとして
分配する第２の分配手段（実施例においては第１
の分配手段と第２の分配手段はいずれもデータバ
ス３９によつて構成されている。）を具備してい
るので、第１の速度誤差検出カウンタのみなら
ず、第２の速度誤差検出カウンタにまで唯一のメ
モリ手段から必要なプリセツトデータを供給する
ことができ、きわめて大なる効果を奏する。

【図面の簡単な説明】

第１図は従来例を示すブロツクダイアグラムで
あり、第２図は本発明の一実施例を示すサーボ装
置のブロツクダイアグラムであり、第３図は本発
明の動作を説明するための信号波形図である。３８……メモリ、３９……データバス。

Claims

【特許請求の範囲】１回転体の回転速度の切り換えのための複数の
Ｙビツトの基準カウントデータが格納されたメモ
リ手段と、前記基準カウントデータが供給され、
前記回転体の回転位相信号が到来した時点のカウ
ント値を位相誤差として出力するＭビツトの位相
誤差検出カウンタと、前記基準カウントデータの
上位Ｚビツト（Ｚ＜Ｙ）のデータが速度基準デー
タとして供給され、前記回転体の回転速度信号の
到来区間におけるクロツク信号のカウント量と前
記速度基準データとの差を速度誤差として出力す
るＮビツト（Ｎ＜Ｍ）の速度誤差検出カウンタ
と、前記位相誤差検出カウンタの出力と前記速度
誤差検出カウンタの出力を合成して誤差出力信号
を作り、前記回転体の回転速度ならびに回転位相
を一定に制御する制御手段と、前記メモリ手段か
ら出力される基準カウントデータをそのまま前記
位相誤差検出カウンタに供給するとともに上位Ｚ
ビツトだけを前記速度誤差検出カウンタに供給す
る分配手段を具備してなるサーボ装置。２回転体の回転速度の切り換えのための複数の
Ｙビツトの基準カウントデータが格納されたメモ
リ手段と、前記基準カウントデータが供給され、
第１の回転体の回転位相信号が到来した時点のカ
ウント値を位相誤差として出力するＭビツトの第
１の位相誤差検出カウンタと、前記基準カウント
データの上位Ｚビツト（Ｚ＜Ｙ）のデータが第１
の速度基準データとして供給され、前記第１の回
転体の回転速度信号の到来区間におけるクロツク
信号のカウント量と前記第１の速度基準データと
の差を速度誤差として出力するＮビツト（Ｎ＜
Ｍ）の第１の速度誤差検出カウンタと、前記第１
の位相誤差検出カウンタの出力と前記第１の速度
誤差検出カウンタの出力を合成して誤差出力信号
を作り、前記第１の回転体の回転速度ならびに回
転位相を一定に制御する第１の制御手段と、前記
第１の回転体に同期して回転する第２の回転体の
回転位相信号と基準位相信号との位相差を計測す
る第２の位相誤差検出カウンタと、前記基準カウ
ントデータの上位Ｘビツト（Ｘ＜Ｙ）のデータが
第２の速度基準データとして供給され、前記第２
の回転体の回転速度信号の到来区間におけるクロ
ツク信号のカウント量と前記第２の速度基準デー
タとの差を速度誤差として出力するＬビツト（Ｌ
＜Ｍ）の第２の速度誤差検出カウンタと、前記第
２の位相誤差検出カウンタの出力と前記第２の速
度誤差検出カウンタの出力を合成して誤差出力信
号を作り、前記第２の回転体の回転速度ならびに
回転位相を一定に制御する第２の制御手段と、前
記メモリ手段から出力される基準カウントデータ
をそのまま前記位相誤差検出カウンタに供給し、
上位Ｚビツトだけを前記第１の速度誤差検出カウ
ンタに供給するとともに上位Ｘビツトだけを前記
第２の速度誤差検出カウンタに供給する分配手段
を具備してなるサーボ装置。