JPH0331280B2 - - Google Patents
Info
- Publication number
- JPH0331280B2 JPH0331280B2 JP59032958A JP3295884A JPH0331280B2 JP H0331280 B2 JPH0331280 B2 JP H0331280B2 JP 59032958 A JP59032958 A JP 59032958A JP 3295884 A JP3295884 A JP 3295884A JP H0331280 B2 JPH0331280 B2 JP H0331280B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- data
- read
- read address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000009191 jumping Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は信号のピツチ変換器に関するものであ
る。
る。
テープレコーダにおいて録音時とは異なるテー
プスピードで再生したい場合、再生音は録音時と
は異なつたピツチになつており録音時と同じピツ
チにするために、ピツチ変換する必要がある。ま
たカラオケなどで歌手が唄いやすい音程に、バツ
クの伴奏のピツチを合わせるときにおいてもピツ
チ変換が必要となる。一般にピツチ変換器は、あ
る書き込み周波数に従つてＡ／Ｄ変換されたデー
タを随時RAMに書き込み、その書き込み周波数
とは異なつた周波数でRAMからデータを読み出
しその読み出されたデータをＤ／Ａ変換するよう
な構成をとつている。
プスピードで再生したい場合、再生音は録音時と
は異なつたピツチになつており録音時と同じピツ
チにするために、ピツチ変換する必要がある。ま
たカラオケなどで歌手が唄いやすい音程に、バツ
クの伴奏のピツチを合わせるときにおいてもピツ
チ変換が必要となる。一般にピツチ変換器は、あ
る書き込み周波数に従つてＡ／Ｄ変換されたデー
タを随時RAMに書き込み、その書き込み周波数
とは異なつた周波数でRAMからデータを読み出
しその読み出されたデータをＤ／Ａ変換するよう
な構成をとつている。
このようにある決められた容量のRAM上にお
いてお互いに異なつた周波数で書き込み、読み出
しを行なつているために読み出しアドレスが書き
込みアドレスを追い越す時または追い越される時
に、信号の不連続点が生じクリツクノイズが発生
する。このクリツクノイズを防止するために一つ
の方法として既に本件特許出願人が特願昭58−
144110号で提案したようなゼロクロス法が提案さ
れた。これは読み出しアドレスが書き込みアドレ
スを追い越すまたは追い越される直前に、信号の
ゼロクロスの場所（第４図のＰ）において読み出
しアドレスをメモリー上の古い、または新しい信
号のゼロクロスへとジヤンプさせるようにして、
信号の接続をゼロクロスで行なおうというもので
ある。このようなゼロクロス法で信号の接続を行
なつたとしても完全にノイズを取り去ることがで
きず、また信号の基本周期を考慮したうえでのゼ
ロクロス法で信号の接続を行なつたとしてもステ
レオ仕様のピツチ変換器を構成する場合において
は、読み出しアドレスがジヤンプするタイミング
は入力信号に依存するため左チヤンネル、右チヤ
ンネルのふたつのチヤンネルで異なつた時期に読
み出しアドレスがジヤンプしてしまい出力時にお
いて左右の信号が位相ずれを起こし非常に聞きず
らいという欠点があつた。
いてお互いに異なつた周波数で書き込み、読み出
しを行なつているために読み出しアドレスが書き
込みアドレスを追い越す時または追い越される時
に、信号の不連続点が生じクリツクノイズが発生
する。このクリツクノイズを防止するために一つ
の方法として既に本件特許出願人が特願昭58−
144110号で提案したようなゼロクロス法が提案さ
れた。これは読み出しアドレスが書き込みアドレ
スを追い越すまたは追い越される直前に、信号の
ゼロクロスの場所（第４図のＰ）において読み出
しアドレスをメモリー上の古い、または新しい信
号のゼロクロスへとジヤンプさせるようにして、
信号の接続をゼロクロスで行なおうというもので
ある。このようなゼロクロス法で信号の接続を行
なつたとしても完全にノイズを取り去ることがで
きず、また信号の基本周期を考慮したうえでのゼ
ロクロス法で信号の接続を行なつたとしてもステ
レオ仕様のピツチ変換器を構成する場合において
は、読み出しアドレスがジヤンプするタイミング
は入力信号に依存するため左チヤンネル、右チヤ
ンネルのふたつのチヤンネルで異なつた時期に読
み出しアドレスがジヤンプしてしまい出力時にお
いて左右の信号が位相ずれを起こし非常に聞きず
らいという欠点があつた。
上記のような従来のものの欠点を除去するた
め、メモリー上で読み出しアドレスと書き込みア
ドレスとのアドレス差が縮まつてきたら、読み出
しアドレスをメモリー上の他の場所へジヤンプさ
せ、そのジヤンプさせる際には、一方はフエード
アウト、他方はフエードインするものを本件出願
人は昭和59年１月30日の特許出願特願昭−59−
015365号で提案した。これは今読み出しアドレス
で示されているデータとジヤンプ先のデータにそ
れぞれ、そのときのピツチ変換率に応じたある適
当な区間において、１で始まり０で終わる減少関
数と、０から始まり１で終わる増加関数を掛け合
わせ、その後でその二つのデータを加算したもの
をジヤンプさせる際の出力データとし信号の不連
続点を処理する。このことにより読み出しアドレ
スをジヤンプさせる時期が左チヤンネル、右チヤ
ンネルとも同時期に行なわせることができ、かつ
ノイズが無い信号としてピツチ変換される。
め、メモリー上で読み出しアドレスと書き込みア
ドレスとのアドレス差が縮まつてきたら、読み出
しアドレスをメモリー上の他の場所へジヤンプさ
せ、そのジヤンプさせる際には、一方はフエード
アウト、他方はフエードインするものを本件出願
人は昭和59年１月30日の特許出願特願昭−59−
015365号で提案した。これは今読み出しアドレス
で示されているデータとジヤンプ先のデータにそ
れぞれ、そのときのピツチ変換率に応じたある適
当な区間において、１で始まり０で終わる減少関
数と、０から始まり１で終わる増加関数を掛け合
わせ、その後でその二つのデータを加算したもの
をジヤンプさせる際の出力データとし信号の不連
続点を処理する。このことにより読み出しアドレ
スをジヤンプさせる時期が左チヤンネル、右チヤ
ンネルとも同時期に行なわせることができ、かつ
ノイズが無い信号としてピツチ変換される。
さて、その読み出しアドレスRAのジヤンプ先
をメモリー上のどの位置にするかを考えた時に、
例えばジヤンプさせるたびに随時、ジヤンプさせ
る直前の読み出しアドレス位置からαアドレス
分、離れた所をジヤンプ先とする。すなわち第１
図イ示のようにRAMのアドレスを円周上にたと
えており、今読み出しアドレス周波数fR＞書き込
みアドレス周波数fWとし、読み出しアドレス
RA、書き込みアドレスWAともに右回りに動い
ているものとする。読み出しアドレスRAと書き
込みアドレスWAとが図の位置にいるとし、今読
み出しアドレスRAで読み出されているデータと
そのジヤンプ先データ、つまり読み出しアドレス
からαアドレス分、離れた「ｘ」ポイントの場所
のデータとで信号処理が開始されるとする。この
ように読み出しアドレスRAから一定距離離れた
位置を常にその読み出しアドレスRAのジヤンプ
先とすると、例えば今入力信号として図１ロのよ
うな同一周波数の信号が入力されている場合、第
１図イの区間ａ，ｂのアドレス上のデータが第１
図ロの区間ａ，ｂに対しているとし、区間ａ，ｂ
の信号が同相であれば、不連続点処理すなわち信
号処理が行なわれるたびに処理されるデータとい
うのは区間ａ，ｂと変わらず、当然のことながら
そのデータの信号処理を行なつた結果も信号処理
が行なわれるたびにおいて、変化しないというこ
とである。
をメモリー上のどの位置にするかを考えた時に、
例えばジヤンプさせるたびに随時、ジヤンプさせ
る直前の読み出しアドレス位置からαアドレス
分、離れた所をジヤンプ先とする。すなわち第１
図イ示のようにRAMのアドレスを円周上にたと
えており、今読み出しアドレス周波数fR＞書き込
みアドレス周波数fWとし、読み出しアドレス
RA、書き込みアドレスWAともに右回りに動い
ているものとする。読み出しアドレスRAと書き
込みアドレスWAとが図の位置にいるとし、今読
み出しアドレスRAで読み出されているデータと
そのジヤンプ先データ、つまり読み出しアドレス
からαアドレス分、離れた「ｘ」ポイントの場所
のデータとで信号処理が開始されるとする。この
ように読み出しアドレスRAから一定距離離れた
位置を常にその読み出しアドレスRAのジヤンプ
先とすると、例えば今入力信号として図１ロのよ
うな同一周波数の信号が入力されている場合、第
１図イの区間ａ，ｂのアドレス上のデータが第１
図ロの区間ａ，ｂに対しているとし、区間ａ，ｂ
の信号が同相であれば、不連続点処理すなわち信
号処理が行なわれるたびに処理されるデータとい
うのは区間ａ，ｂと変わらず、当然のことながら
そのデータの信号処理を行なつた結果も信号処理
が行なわれるたびにおいて、変化しないというこ
とである。
しかし、区間a′，ｂのように信号の位相がずれ
ていると両区間の信号は互いに打ち消し合うよう
に働くので、もしその信号処理された部分の信号
が信号処理されない部分の信号のエンベロープよ
りも減衰したエンベロープになり、最終出力信号
が第１図ハ示のように信号処理が行なわれるたび
に、その第１図ハ示のようなｃ部分で信号のエン
ベロープが下がり、これが規則的に繰返されるの
で聴感上トレモロがかかつたように聞こえ、非常
に聞きずらくなる。
ていると両区間の信号は互いに打ち消し合うよう
に働くので、もしその信号処理された部分の信号
が信号処理されない部分の信号のエンベロープよ
りも減衰したエンベロープになり、最終出力信号
が第１図ハ示のように信号処理が行なわれるたび
に、その第１図ハ示のようなｃ部分で信号のエン
ベロープが下がり、これが規則的に繰返されるの
で聴感上トレモロがかかつたように聞こえ、非常
に聞きずらくなる。
本発明はかかる欠点を除去するもので、読み出
しアドレスRAのジヤンプ先を、ジヤンプするた
びにランダムにジヤンプ先を変化させるようにす
るものである。すなわち第１図ニ示のようにジヤ
ンプ先の範囲をｄの範囲に決めておき、その範囲
ｄ内でジヤンプするたびにランダムにジヤンプ先
が変化するようにするものである。これにより第
１図ロ示のような信号が入力されても、随時信号
処理される部分の波形が同一とはならず、例えエ
ンベロープが減衰しても規則的には起らないので
繰返されることがなく、トレモロ効果がランダム
化することにより減少する。
しアドレスRAのジヤンプ先を、ジヤンプするた
びにランダムにジヤンプ先を変化させるようにす
るものである。すなわち第１図ニ示のようにジヤ
ンプ先の範囲をｄの範囲に決めておき、その範囲
ｄ内でジヤンプするたびにランダムにジヤンプ先
が変化するようにするものである。これにより第
１図ロ示のような信号が入力されても、随時信号
処理される部分の波形が同一とはならず、例えエ
ンベロープが減衰しても規則的には起らないので
繰返されることがなく、トレモロ効果がランダム
化することにより減少する。
また、読み出しアドレスRAがジヤンプする際
にデータを処理する時間が、どのピツチ変換率に
おいても一定であつた場合に、たとえばピツチを
上げていつた時に処理される信号と処理されない
信号との時間の相対比がそのまま保たれずに処理
される信号が大きくなり、出力信号が非常に不自
然に聞こえる欠点がある。本発明はピツチ変換率
がかわつても処理される信号のデータ数は常に一
定のまま変わらないようにして、読み出し周波数
が変わればそれに応じて処理時間も変化させ、ど
のピツチ変換率においても自然な出力信号が得ら
れるものである。
にデータを処理する時間が、どのピツチ変換率に
おいても一定であつた場合に、たとえばピツチを
上げていつた時に処理される信号と処理されない
信号との時間の相対比がそのまま保たれずに処理
される信号が大きくなり、出力信号が非常に不自
然に聞こえる欠点がある。本発明はピツチ変換率
がかわつても処理される信号のデータ数は常に一
定のまま変わらないようにして、読み出し周波数
が変わればそれに応じて処理時間も変化させ、ど
のピツチ変換率においても自然な出力信号が得ら
れるものである。
以下本発明の一実施例を図面とともに説明す
る。本発明によるピツチ変換器の動作原理を第２
図に、またその一実施例を表わすブロツク図を第
３図に示す。
る。本発明によるピツチ変換器の動作原理を第２
図に、またその一実施例を表わすブロツク図を第
３図に示す。
第３図において入力信号Ａは帯域制限するため
のロー・パス・フイルター１に入力され、その帯
域制限された信号A1がＡ／Ｄ変換器２へ入り、
そこで第４図イ示のようにサンプリングタイムt1
で分割され、各パルスA2，A2，……はデイジタ
ルに変換される。そのデイジタルデータA2，A2，
……はクロツク周波数fWでカウントされる書き込
みアドレスカウンタ１４の出力アドレスWAに従
つて随時RAM３に書き込まれ、このRAM３に
書き込まれたデータはクロツク周波数fRでカウン
トされる読み出しアドレスカウンタ１８の出力ア
ドレスRAに従つて随時RAM３から出力A3とし
て読み出される。そして読み出しアドレスRAと
書き込みアドレスWAとが接近していないとき、
つまり接続点の信号処理をする必要のないとき
は、信号S0によりマルチプレクサＣ９を切換え、
そのRAM３の出力A3はマルチプレクサＣ９を通
つてＤ／Ａ変換器１０に入り最終段のロー・パ
ス・フイルター１１を通り、入力信号をfWとfRの
比、つまり第４図ロ，ハ示のようにfW／fRのピツ
チ変換率に変換した最終出力A5あるいはA6が得
られる。出力A5はfW＞fR、出力A6はfW＜fRの場合
をそれぞれ示す。
のロー・パス・フイルター１に入力され、その帯
域制限された信号A1がＡ／Ｄ変換器２へ入り、
そこで第４図イ示のようにサンプリングタイムt1
で分割され、各パルスA2，A2，……はデイジタ
ルに変換される。そのデイジタルデータA2，A2，
……はクロツク周波数fWでカウントされる書き込
みアドレスカウンタ１４の出力アドレスWAに従
つて随時RAM３に書き込まれ、このRAM３に
書き込まれたデータはクロツク周波数fRでカウン
トされる読み出しアドレスカウンタ１８の出力ア
ドレスRAに従つて随時RAM３から出力A3とし
て読み出される。そして読み出しアドレスRAと
書き込みアドレスWAとが接近していないとき、
つまり接続点の信号処理をする必要のないとき
は、信号S0によりマルチプレクサＣ９を切換え、
そのRAM３の出力A3はマルチプレクサＣ９を通
つてＤ／Ａ変換器１０に入り最終段のロー・パ
ス・フイルター１１を通り、入力信号をfWとfRの
比、つまり第４図ロ，ハ示のようにfW／fRのピツ
チ変換率に変換した最終出力A5あるいはA6が得
られる。出力A5はfW＞fR、出力A6はfW＜fRの場合
をそれぞれ示す。
第２図イのようにRAM３のアドレスを円周上
にたとえ、今fR＞fWとし、読み出しアドレスRA、
書き込みアドレスWA共に右回りに動いていると
し、ここで読み出しアドレスRAと書き込みアド
レスWAとの差が縮まつてきた場合のことを考え
てみる。本発明ではアドレス差が縮まつてきた
ら、信号に対して本発明独特の処理を行なうもの
で、前記したように処理されるデータの個数はど
のピツチ変換率においても同数でありたとえばこ
れを1000データとする。そしてこの1000データ分
の信号処理が読み出しと書き込みのアドレス差が
縮まつてきて一致する直前において完了していな
ければならない。そこでどのピツチ変換率におい
ても、アドレスが一致する直前において信号処理
が完了するように、どのくらいのアドレス差にな
つたら信号処理を開始すればよいかを、各ピツチ
変換率に対して求めておく。
にたとえ、今fR＞fWとし、読み出しアドレスRA、
書き込みアドレスWA共に右回りに動いていると
し、ここで読み出しアドレスRAと書き込みアド
レスWAとの差が縮まつてきた場合のことを考え
てみる。本発明ではアドレス差が縮まつてきた
ら、信号に対して本発明独特の処理を行なうもの
で、前記したように処理されるデータの個数はど
のピツチ変換率においても同数でありたとえばこ
れを1000データとする。そしてこの1000データ分
の信号処理が読み出しと書き込みのアドレス差が
縮まつてきて一致する直前において完了していな
ければならない。そこでどのピツチ変換率におい
ても、アドレスが一致する直前において信号処理
が完了するように、どのくらいのアドレス差にな
つたら信号処理を開始すればよいかを、各ピツチ
変換率に対して求めておく。
そしてこの情報をアドレス差設定器１５にもた
せておく。たとえばこのアドレス差設定器１５
は、fW，fRの情報をもらいそのときのピツチ変換
率に応じた信号処理開始時のアドレス差情報S1を
出力する。またアドレス差算出器１６は書き込み
アドレスWAと読み出してアドレスRAとのアド
レス差の情報S2を随時算出しており、アドレス差
算出器１６の出力情報S2とアドレス差設定器１５
の出力情報S1の一致を、一致検出器１９が検出
し、その一致検出信号S3が信号処理用タイミン
グ・ジエネレータ２１へ送られる。これらの様子
を第２図イにおいて説明すると、今読み出しアド
レスRA、書き込みアドレスWAとも図の位置に
いるとし、処理データ数をｂ、また今の読み出し
アドレス周波数fRと書き込みアドレス周波数FWの
関係から、処理開始時アドレス差がアドレス差設
定器１５からａと指定されたとする。つまり読み
出しアドレスRAが図の位置にきたとき、アドレ
ス差算出器１６がａの値の情報S2を出力し、アド
レス差設定器１５とアドレス差算出器１６の出力
情報S1，S2が一致したとき一致検出器１９はそれ
を検出して信号S3を発生し、信号処理用タイミン
グ・ジエネレータ２１が信号処理を開始し、ｂの
区間内においてその信号の処理が行なわれる。こ
のようなことにより読み出しアドレスRAと書き
込みアドレスWAとが一致する以前において信号
処理が完了する。
せておく。たとえばこのアドレス差設定器１５
は、fW，fRの情報をもらいそのときのピツチ変換
率に応じた信号処理開始時のアドレス差情報S1を
出力する。またアドレス差算出器１６は書き込み
アドレスWAと読み出してアドレスRAとのアド
レス差の情報S2を随時算出しており、アドレス差
算出器１６の出力情報S2とアドレス差設定器１５
の出力情報S1の一致を、一致検出器１９が検出
し、その一致検出信号S3が信号処理用タイミン
グ・ジエネレータ２１へ送られる。これらの様子
を第２図イにおいて説明すると、今読み出しアド
レスRA、書き込みアドレスWAとも図の位置に
いるとし、処理データ数をｂ、また今の読み出し
アドレス周波数fRと書き込みアドレス周波数FWの
関係から、処理開始時アドレス差がアドレス差設
定器１５からａと指定されたとする。つまり読み
出しアドレスRAが図の位置にきたとき、アドレ
ス差算出器１６がａの値の情報S2を出力し、アド
レス差設定器１５とアドレス差算出器１６の出力
情報S1，S2が一致したとき一致検出器１９はそれ
を検出して信号S3を発生し、信号処理用タイミン
グ・ジエネレータ２１が信号処理を開始し、ｂの
区間内においてその信号の処理が行なわれる。こ
のようなことにより読み出しアドレスRAと書き
込みアドレスWAとが一致する以前において信号
処理が完了する。
ところでたとえば今、ジヤンプ先が第２図イの
ように読み出しアドレスRAからβ1離れたところ
のＪポイントの場所だとする。まず、信号処理用
タイミング・ジエネレータ２１は信号S4を発生
し、ランダム値発生器２３が値β1を発生し、加算
器１７はこのランダム値発生器２３から発生した
βの値と、そのときの読み出しアドレスRAの値
との加算値Ｊを出力する。そのランダム値発生器
２３は、信号処理開始時点における書き込みアド
レスWAの位置より先の位置から読み出しアドレ
スRAの直前のアドレス値までの範囲内（たとえ
ば第１図ニのｄの範囲内）で、ランダムに読み出
しアドレスがジヤンプするように、読み出しアド
レスRAに対する加算値β1を発生し、読み出しア
ドレスRAがジヤンプするたびに、その加算値Ｊ
が、上記の範囲内で読み出しアドレスがジヤンプ
するように、ランダムに変化する。すなわち、こ
のランダム値発生器２３は、読み出しアドレスの
ジヤンプ先をランダムに与えるものである。かく
して第２図イでの信号処理時におけるジヤンプ先
がＪポイントの場所となつた時、読み出しアドレ
スRAがの範囲で動くと、そのジヤンプ先アド
レスＪはの範囲で動く。この際第３図において
信号処理用タイミング・ジエネレータ２１は信号
S5，S6により読み出しアドレスカウンタ１８とマ
ルチプレクサＢ，１３を切換え、まず読み出しア
ドレスカウンタ１８の出力RAがマルチプレクサ
Ｂ，１３，Ａ１２を通りRAM３へ入力され、そ
のアドレス上のデータがRAM３から読み出され
ラツチ回路４へラツチされる。次に、その読み
出しアドレスカウンタ１８の出力アドレスRA
に、ランダム値発生器２３で得られたβ1の値を加
算した加算値Ｊが、加算器１７から出力され、同
様にしてそのアドレス上のデータがRAM３から
読み出されラツチ回路５にラツチされる。この
ように信号処理が開始されると第２図イにおける
のアドレス上のデータA31と、のアドレス上
のデータA32が同時に読み出されていく。
ように読み出しアドレスRAからβ1離れたところ
のＪポイントの場所だとする。まず、信号処理用
タイミング・ジエネレータ２１は信号S4を発生
し、ランダム値発生器２３が値β1を発生し、加算
器１７はこのランダム値発生器２３から発生した
βの値と、そのときの読み出しアドレスRAの値
との加算値Ｊを出力する。そのランダム値発生器
２３は、信号処理開始時点における書き込みアド
レスWAの位置より先の位置から読み出しアドレ
スRAの直前のアドレス値までの範囲内（たとえ
ば第１図ニのｄの範囲内）で、ランダムに読み出
しアドレスがジヤンプするように、読み出しアド
レスRAに対する加算値β1を発生し、読み出しア
ドレスRAがジヤンプするたびに、その加算値Ｊ
が、上記の範囲内で読み出しアドレスがジヤンプ
するように、ランダムに変化する。すなわち、こ
のランダム値発生器２３は、読み出しアドレスの
ジヤンプ先をランダムに与えるものである。かく
して第２図イでの信号処理時におけるジヤンプ先
がＪポイントの場所となつた時、読み出しアドレ
スRAがの範囲で動くと、そのジヤンプ先アド
レスＪはの範囲で動く。この際第３図において
信号処理用タイミング・ジエネレータ２１は信号
S5，S6により読み出しアドレスカウンタ１８とマ
ルチプレクサＢ，１３を切換え、まず読み出しア
ドレスカウンタ１８の出力RAがマルチプレクサ
Ｂ，１３，Ａ１２を通りRAM３へ入力され、そ
のアドレス上のデータがRAM３から読み出され
ラツチ回路４へラツチされる。次に、その読み
出しアドレスカウンタ１８の出力アドレスRA
に、ランダム値発生器２３で得られたβ1の値を加
算した加算値Ｊが、加算器１７から出力され、同
様にしてそのアドレス上のデータがRAM３から
読み出されラツチ回路５にラツチされる。この
ように信号処理が開始されると第２図イにおける
のアドレス上のデータA31と、のアドレス上
のデータA32が同時に読み出されていく。
ところでその時に読み出されたデータを第２図
ロの波形とし、の部分で読み出されたデータ
A31は実線の波形、の部分で読み出されたデー
タA32は点線の波形とする。
ロの波形とし、の部分で読み出されたデータ
A31は実線の波形、の部分で読み出されたデー
タA32は点線の波形とする。
次にその二つのデータA31，A32の波形に対し
て第２図ロのデータA31の波形に対してはハ示の
１から始まり０で終わる減少関数、データA32
の波形に対してはハ示の０から始まり１で終わる
増加関係の関数をそれぞれ区間ｂにおいて掛け
合わせ、その後でその結果を加算したものを区間
ｂの出力とするように信号処理を行なう。第２図
ロ，ハにおいて読み出しアドレスRAがt10の位置
にきているとすると、その読み出しアドレスRA
で読み出されたｇのポイントのデータと、その読
み出しアドレスにβ1を加算したアドレスで読み出
されたｈのポイントのデータがまずそれぞれラツ
チ回路４、ラツチ回路５にそれぞれラツチさ
れる。一方信号処理用タイミング・ジエネレータ
２１の信号S7により係数設定器２０は関数，
を発生し、その時の関数の値（第２図ハにおける
ｉとｊ）がそれぞれ係数設定器２０から乗算器
６、乗算器７へ与えられる。乗算器６におい
ては、ラツチ回路４の出力すなわちｇのポイン
トのデータと係数設定器２０から与えられたｉの
関数値を掛け合わせた信号ｇ×ｉを出力する。ま
た乗算器７においてはラツチ回路５の出力す
なわちｈのポイントのデータと、係数設定器２０
から与えられたｊの関数値を掛け合わせた信号ｈ
×ｊを出力する。そしてその乗算器６，７の
出力を加算器８で加算し、その加算器８の出力S8
をt10時における最終出力とし、信号S0によりマ
ルチプレクサＣ９は切換わつてその出力S8をＤ／
Ａ変換器１０に出力する。
て第２図ロのデータA31の波形に対してはハ示の
１から始まり０で終わる減少関数、データA32
の波形に対してはハ示の０から始まり１で終わる
増加関係の関数をそれぞれ区間ｂにおいて掛け
合わせ、その後でその結果を加算したものを区間
ｂの出力とするように信号処理を行なう。第２図
ロ，ハにおいて読み出しアドレスRAがt10の位置
にきているとすると、その読み出しアドレスRA
で読み出されたｇのポイントのデータと、その読
み出しアドレスにβ1を加算したアドレスで読み出
されたｈのポイントのデータがまずそれぞれラツ
チ回路４、ラツチ回路５にそれぞれラツチさ
れる。一方信号処理用タイミング・ジエネレータ
２１の信号S7により係数設定器２０は関数，
を発生し、その時の関数の値（第２図ハにおける
ｉとｊ）がそれぞれ係数設定器２０から乗算器
６、乗算器７へ与えられる。乗算器６におい
ては、ラツチ回路４の出力すなわちｇのポイン
トのデータと係数設定器２０から与えられたｉの
関数値を掛け合わせた信号ｇ×ｉを出力する。ま
た乗算器７においてはラツチ回路５の出力す
なわちｈのポイントのデータと、係数設定器２０
から与えられたｊの関数値を掛け合わせた信号ｈ
×ｊを出力する。そしてその乗算器６，７の
出力を加算器８で加算し、その加算器８の出力S8
をt10時における最終出力とし、信号S0によりマ
ルチプレクサＣ９は切換わつてその出力S8をＤ／
Ａ変換器１０に出力する。
このようにして、区間ｂにおいて1000データ分
が処理を施されていき1000データ分に処理が終わ
つた後において、つまり第２図イにおいて読み出
しアドレスRAがx1のポイントにきたときに加算
器１７の出力Ｊ（読み出しアドレス＋β1）がアド
レスポイントx1のアドレス値を読み出しこれが、
信号S9によりアドレスカウンタ１８のプリセツト
値となり、その値を読み出してアドレスカウンタ
１８がロードする。よつて読み出しアドレスカウ
ンタ１８の出力アドレス値はx2へ移行し、そこか
らRAM３上のデータを読み出す。そして信号S0
によりマルチプレクサＣ９はRAM３の出力をそ
のままＤ／Ａ変換器１０の入力とするように切換
わり、読み出しアドレスRAで読み出されている
データA32がそのままロー・パス・フイルター１
１の出力A6となる。またランダム値発生器２３
は、次回の信号処理時に備えて、β1に対する次の
ランダムデータを発生する。
が処理を施されていき1000データ分に処理が終わ
つた後において、つまり第２図イにおいて読み出
しアドレスRAがx1のポイントにきたときに加算
器１７の出力Ｊ（読み出しアドレス＋β1）がアド
レスポイントx1のアドレス値を読み出しこれが、
信号S9によりアドレスカウンタ１８のプリセツト
値となり、その値を読み出してアドレスカウンタ
１８がロードする。よつて読み出しアドレスカウ
ンタ１８の出力アドレス値はx2へ移行し、そこか
らRAM３上のデータを読み出す。そして信号S0
によりマルチプレクサＣ９はRAM３の出力をそ
のままＤ／Ａ変換器１０の入力とするように切換
わり、読み出しアドレスRAで読み出されている
データA32がそのままロー・パス・フイルター１
１の出力A6となる。またランダム値発生器２３
は、次回の信号処理時に備えて、β1に対する次の
ランダムデータを発生する。
かくして、再び読み出しアドレスRAと書き込
みアドレスWAとのアドレス差がａになるとアド
レス差算出器１６は情報S2を出力し、以下同じ動
作を繰返す。
みアドレスWAとのアドレス差がａになるとアド
レス差算出器１６は情報S2を出力し、以下同じ動
作を繰返す。
以上のように、信号処理が開始したら読み出し
アドレスRAで読み出されるデータA31と、その
読み出しアドレスRAがジヤンプする先のデータ
A32との二つのデータを同時に読み出す。またこ
のジヤンプ先は、前にも記したようにジヤンプ先
は読み出しアドレスRAと書き込みアドレスWA
とが接近するたびすなわち不連続点の処理を行な
うたびに、ランダムに変わるものである。
アドレスRAで読み出されるデータA31と、その
読み出しアドレスRAがジヤンプする先のデータ
A32との二つのデータを同時に読み出す。またこ
のジヤンプ先は、前にも記したようにジヤンプ先
は読み出しアドレスRAと書き込みアドレスWA
とが接近するたびすなわち不連続点の処理を行な
うたびに、ランダムに変わるものである。
上記ピツチ変換器の一実施例はfR＞fWについて
述べたがfW＞fRの場合も同様に構成できる。
述べたがfW＞fRの場合も同様に構成できる。
なお、２２はシステムコントロール及びタイミ
ングジエネレータである。上記実施例では第２図
ハの関数をデータに掛け合わせるとき、乗算器を
用いて行なつたが、このような計算を乗算器を用
いずにデータのビツトシフトを応用して構成もで
きる。またランダム値発生器２３は線形帰還シフ
トレジスタを使つて構成できる。
ングジエネレータである。上記実施例では第２図
ハの関数をデータに掛け合わせるとき、乗算器を
用いて行なつたが、このような計算を乗算器を用
いずにデータのビツトシフトを応用して構成もで
きる。またランダム値発生器２３は線形帰還シフ
トレジスタを使つて構成できる。
以上のように本発明ではRAM３上において読
み出しアドレス周波数と書き込みアドレス周波数
との比を変えることによりピツチ変換を行ない、
それにともなつて生じる信号の不連続点を、今読
み出しアドレスで読み出されているデータとその
ジヤンプ先データとにそれぞれ減少関数、増加関
数を掛け合わせその後でその二つのデータを加算
しそれを出力とすることにより信号処理をしてい
るので、クリツクノイズの発生しない良好なピツ
チ変換された信号が得られ、かつジヤンプ先をラ
ンダム化にすることによりトレモロの発生を防止
あるいは低減でき、ステレオ仕様のピツチ変換に
おいても左右２チヤンネルの位相ずれのないピツ
チ変換器を構成することができる。
み出しアドレス周波数と書き込みアドレス周波数
との比を変えることによりピツチ変換を行ない、
それにともなつて生じる信号の不連続点を、今読
み出しアドレスで読み出されているデータとその
ジヤンプ先データとにそれぞれ減少関数、増加関
数を掛け合わせその後でその二つのデータを加算
しそれを出力とすることにより信号処理をしてい
るので、クリツクノイズの発生しない良好なピツ
チ変換された信号が得られ、かつジヤンプ先をラ
ンダム化にすることによりトレモロの発生を防止
あるいは低減でき、ステレオ仕様のピツチ変換に
おいても左右２チヤンネルの位相ずれのないピツ
チ変換器を構成することができる。
さらに、信号処理データ数を各ピツチ変換率に
おいても一定にすることにより、どのピツチ変換
率においても自然な信号を得ることができるピツ
チ変換器を提供することができる。
おいても一定にすることにより、どのピツチ変換
率においても自然な信号を得ることができるピツ
チ変換器を提供することができる。
第１図イ，ロ，ハ，ニはピツチ変換器の動作と
原理を示す説明図、第２図イ，ロ，ハは本発明の
ピツチ変換器の説明図、第３図は本発明の一実施
例のブロツク回路図、第４図は本発明におけるピ
ツチ変換する信号とピツチ変換した信号を示すグ
ラフである。 ２……Ａ／Ｄ変換器、A2……デイジタル信号、
３……ランダム・アクセス・メモリ、A3……ア
ナログ信号、１０……Ｄ／Ａ変換器、fW……書き
込み周波数、fR……読み出し周波数、WA……出
き込みアドレス、RA……読み出しアドレス、Ｊ
……メモリー上の他の場所、ｂ……区間、……
減少関数、……増加関数、S8……加算した出
力。
原理を示す説明図、第２図イ，ロ，ハは本発明の
ピツチ変換器の説明図、第３図は本発明の一実施
例のブロツク回路図、第４図は本発明におけるピ
ツチ変換する信号とピツチ変換した信号を示すグ
ラフである。 ２……Ａ／Ｄ変換器、A2……デイジタル信号、
３……ランダム・アクセス・メモリ、A3……ア
ナログ信号、１０……Ｄ／Ａ変換器、fW……書き
込み周波数、fR……読み出し周波数、WA……出
き込みアドレス、RA……読み出しアドレス、Ｊ
……メモリー上の他の場所、ｂ……区間、……
減少関数、……増加関数、S8……加算した出
力。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号A1をデイジタル信号A2に変換
するＡ／Ｄ変換器２と、そのデイジタル信号A2
を一時貯えるためのランダム・アクセス・メモリ
３（以下RAMと称す）と、そのRAM３から読
み出したデイジタル信号A3をアナログ信号に変
換するＤ／Ａ変換器１０を備え、上記RAM３へ
の書き込み周波数と読み出し周波数の比を変える
ことにより信号のピツチ変換を行うピツチ変換器
において、メモリー上で書き込みアドレス
（WA）と読み出しアドレス（RA）とのアドレス
差を設定するアドレス差設定器１５と、このアド
レス差を算出するアドレス差算出器１６と、これ
らアドレス差設定器１５とアドレス差算出器１６
のアドレス差情報S1，S2との比較によりその一致
を検出する一致検出器１９と、ランダム値β1を発
生するランダム値発生器２３と、この一致検出器
１９の検出信号S3によりこのアドレス差が縮まつ
てきたことが検出されたら、読み出しアドレス
RAをメモリー３上の他の場所へとジヤンプさせ
るべく読み出しアドレスRAにランダム値発生器
２３で発生したランダム値β1を加えるランダム加
算器１７と、そのジヤンプさせる際には、今読み
出しアドレスで示されているデータA31に１で始
まり０で終わる減少関数を掛け合わせる乗算器
６と、ジヤンプ先のデータA32に０から始まり
１で終わる増加関数を掛け合わせる乗算器７
と、その後その二つのデータgi，hjを加算する加
算器８と、この加算した出力S8をジヤンプさせる
際の出力データとするマルチプレクサＣ，９とよ
りなり、その読み出しアドレスのジヤンプ先をジ
ヤンプさせるごとに異なつた場所へジヤンプさせ
るようにして信号の不連続点を処理することを特
徴とする信号のピツチ変換器。 ２ 読み出しアドレスRAをジヤンプさせる際の
不連続点処理時における処理データ数を、どのピ
ツチ変換率に対しても同数とするようなアドレス
差設定器１５を設けたことを特徴とする特許請求
の範囲第１項記載の信号のピツチ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032958A JPS60176100A (ja) | 1984-02-22 | 1984-02-22 | 信号のピッチ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032958A JPS60176100A (ja) | 1984-02-22 | 1984-02-22 | 信号のピッチ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176100A JPS60176100A (ja) | 1985-09-10 |
| JPH0331280B2 true JPH0331280B2 (ja) | 1991-05-02 |
Family
ID=12373430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032958A Granted JPS60176100A (ja) | 1984-02-22 | 1984-02-22 | 信号のピッチ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176100A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525137B2 (ja) * | 2004-03-31 | 2010-08-18 | Ｔｏｔｏ株式会社 | 小便器洗浄装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247699A (ja) * | 1984-05-23 | 1985-12-07 | 角元 純一 | 音響信号周波数変換制御方式 |
| JPS6129899A (ja) * | 1984-07-20 | 1986-02-10 | 日本コロムビア株式会社 | 音声信号処理装置 |
| TW525146B (en) | 2000-09-22 | 2003-03-21 | Matsushita Electric Ind Co Ltd | Method and apparatus for shifting pitch of acoustic signals |
-
1984
- 1984-02-22 JP JP59032958A patent/JPS60176100A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525137B2 (ja) * | 2004-03-31 | 2010-08-18 | Ｔｏｔｏ株式会社 | 小便器洗浄装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60176100A (ja) | 1985-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0390037B1 (en) | Pitch shift apparatus | |
| EP0218912B1 (en) | Special effects device for an electronic musical instrument | |
| JP3175179B2 (ja) | デジタルピッチシフター | |
| JP3435168B2 (ja) | 音程制御装置及び方法 | |
| JPH0331280B2 (ja) | ||
| JPH0331279B2 (ja) | ||
| JP3147562B2 (ja) | 音声速度変換方法 | |
| JP3481005B2 (ja) | ディジタルオーディオ信号の音程変換器 | |
| JPH0549132B2 (ja) | ||
| JPS61186999A (ja) | 音程制御装置 | |
| JP2558245B2 (ja) | 音程制御装置 | |
| JPS60216393A (ja) | 情報処理装置 | |
| JP3520931B2 (ja) | 電子楽器 | |
| JPS5846036B2 (ja) | 電子楽器 | |
| JP2669088B2 (ja) | 音声速度変換装置 | |
| JPS6127596A (ja) | 音程変換装置 | |
| JPS5897097A (ja) | 音声信号の時間軸変換装置 | |
| JPS6127594A (ja) | 音程変換装置 | |
| KR930001700B1 (ko) | 오디오 신호 재생장치 | |
| JPS612199A (ja) | 音程シフト回路装置 | |
| JPH03123397A (ja) | 音声速度変換装置 | |
| JPH052999B2 (ja) | ||
| JPH0816178A (ja) | キーコントロール装置 | |
| JPS61120199A (ja) | 楽音発生装置 | |
| JPH08179775A (ja) | 楽音信号発生装置および波形メモリ読出補間装置 |