JPH0329165B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はチツプ状の電子部品を製造する方法
に関する。

（従来技術） 第１図〜第５図はこの発明の背景となつた従来
技術を説明するに好適な例を示したものである。

第１図〜第５図はチツプ状の抵抗体を製造する
例に関し、図にもとずいて以下に説明する。

まず、帯状の基板１を準備する。この基板１に
は後で分割することにより個別のチツプ状抵抗体
が得られるように、幅方向にスリツト１ａが形成
されている。

次いで、基板１の一方の主表面、図示したもの
では上面に、基板１の幅方向の両端部に基板１の
長さ方向に沿つてそれぞれ電極２ａ，２ｂが形成
されるよう導電ペーストをスクリーン印刷し、さ
らに基板１の両側面にもその長さ方向に沿つてそ
れぞれ電極３ａ，３ｂが形成されるよう導電ペー
ストをスクリーン印刷し、そののち熱処理するこ
とによつて導電ペーストを焼き付ける。

そして、電極２ａ，２ｂ間の基板１の上面に、
この電極２ａ，２ｂと一部重なるように抵抗ペー
ストを個々に独立した状態でスクリーン印刷し、
熱処理して焼付けることにより抵抗膜４を形成す
る。さらに、この抵抗膜４の表面を覆うように絶
縁膜５をスクリーン印刷により付与し、次いでス
リツト１ａに沿つて基板１を分割し、チツプ状の
抵抗体をそれぞれ得るというものである。

（従来技術の問題点） しかしながら、上記した従来方法によれば、電
極２ａ，２ｂと電極３ａ，３ｂを形成するために
それぞれスクリーン印刷を行う工程、また抵抗体
４を形成するためにスクリーン印刷を行う工程、
さらにスクリーン印刷したものをそれぞれ焼付け
る工程があるため、工程数が増えることになり、
コストアツプの要因となる。また上記した各工程
がそれぞれ独立しており、しかも各工程における
処理条件、たとえば熱処理温度、熱処理時間が異
なるため、その条件を変えなければならず、工程
管理が複雑になる。

また、電極２ａ，２ｂを銀の焼付電極で構成し
た場合、抵抗膜４を形成する段階で焼付けを行う
と、焼付け時に銀と反応し、抵抗温度特性が変化
するという現象が見られた。

したがつて、この発明は上記した従来の欠点を
改善するためになされたもので、製造工程が簡略
化できるチツプ状電子部品の製造方法を提供する
ことを目的とする。

（問題点を解決するための手段） すなわち、この発明の要旨とするところは、横
方向には、列状に配置された長孔状の貫通孔とこ
の貫通孔の延長線上にこの貫通孔とともに帯状基
板に区画するための切り溝を有する一方、縦方向
には、チツプ状の基板に区画するための切り溝を
有する母基板を準備する工程と、 母基板を活性化処理する工程と、 母基板において区画された各帯状基板の他方の
主表面に、各帯状基板のそれぞれの側面から所定
のスペースをおいて第１メツキレジスト膜を形成
する工程と、 無電解メツキ処理を行つて母基板において区画
された各帯状基板の一方の主表面、両側面および
この両側面に隣接する他方の主表面の両端部に無
電解メツキ膜を形成する工程と、 母基板において区画された各帯状基板の一方の
主表面に、各帯状基板のそれぞれの側面から所定
のスペースをおいて第２メツキレジスト膜を形成
する工程と、 メツキ処理を行つて母基板において区画された
各帯状基板の両側面およびこの両側面に隣接する
両主表面の両端部に導電被膜を形成する工程と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に形成された第２メツ
キレジスト膜および第１メツキレジスト膜を剥離
する工程と 母基板を切り溝に沿つて分割し、チツプ状の電
子部品を得る工程、 とからなるチツプ状電子部品の製造方法である。

（実施例） 以下、この発明を図示した一実施例に従つて詳
述する。

第６図はチツプ状電子部品を得るための母基板
を示し、この母基板１０はたとえばセラミツクス
からなる絶縁性のものからなり、長孔状の貫通孔
１１が横方向に列状に配置されている。母基板１
０の一方の主表面には長孔状の貫通孔１１の延長
線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されてい
る。なお、図示しないが母基板１０の切り溝１
２，１３と対応する他方の主表面にそれぞれ切り
溝を形成してもよい。

図示した状態において、貫通孔１１ａと貫通孔
１１ｂ間の母基板１０は切り溝１２ａと切り溝１
２ｂに沿つて分割することによつて帯状基板１４
に分割される。また、切り溝１３のピツチは、こ
の切り溝１３に沿つて分割することによつて個々
のチツプ状の基板が得られる大きさに設定され
る。

第７図は切り溝１２ａ，１２ｂに沿つて分割さ
れた帯状基板１４を示し、便宜上この帯状基板１
４にもとづいて以下の処理工程を説明する。

まず、帯状基板１４を準備しておき、脱脂など
を施したのち、たとえば塩化パラジウムなどの金
属塩の溶液に浸漬することによつて活性化処理を
行う。

次いで、第８図に示すように、帯状基板１４の
他方の主表面にその横方向に沿つて帯状に第１メ
ツキレジスト膜１５を形成する。この第１メツキ
レジスト膜１５は帯状基板１４のそれぞれの側面
から所定のスペースａおいて形成される。なお、
帯状基板１４の側面は、母基板１０の貫通孔１１
ａ，１１ｂの一部分である。

さらに、無電解メツキを施すことによつて、第
９図に示すように抵抗膜となる無電解メツキ膜１
６が帯状基板１４の一方の主表面、両側面および
この両側面に隣接する他方の主表面の両端部に形
成される。この無電解メツキ膜１６は、たとえば
ニツケル、銅の無電解メツキ浴槽に浸漬すること
によつて形成される。また、無電解メツキ膜１６
をニツケル膜で構成した場合、たとえばニツケル
−コバルト系のニツケル膜で構成すると、抵抗膜
として利用できるほか、磁性膜としても利用する
ことができ、したがつてチツプ状の抵抗体あるい
は磁性体とすることができる。

次に、第１０図に示すように、第１メツキレジ
スト膜１５を形成した面と反対側の面、すなわち
帯状基板１４の一方の主表面にその横方向に沿つ
て帯状に第２メツキレジスト膜１７を形成する。
この第２メツキレジスト膜１７は、帯状基板１４
のそれぞれの側面から所定のスペースｂをおいて
形成される。

次に、第１１図に示すように、無電解メツキ処
理あるいは電解メツキ処理によつて、帯状基板１
４の側面およびこの両側面に隣接する両主表面の
両端部で、しかも無電解メツキ膜１６の上に導電
被膜１８ａ，１８ｂを形成する。第２メツキレジ
スト膜１７の存在により導電被膜１８ａ，１８ｂ
は分離されることになり、電極として構成され
る。この導電被膜１８ａ，１８ｂとしては、たと
えばニツケル、銅が用いられる。

つづいて、第１メツキレジスト膜１５および第
２メツキレジスト膜１７を剥離する。第１２図は
この剥離工程を終えた状態を示す。さらに導電被
膜１８ａ，１８ｂの上にPb、Pb−Snなどの半田
膜１９ａ，１９ｂを形成しておくことが好まし
い。これは回路基板に取り付けられるとき、半田
付けを行いやすくするためである。第１３図はこ
のようにして得られたチツプ状の抵抗体を示す。

実際にはチツプ状の抵抗体を得るために、導電
被膜１８ａ，１８ｂを形成した段階、あるいは半
田膜１９ａ，１９ｂを形成した段階で、帯状基板
１４にあらかじめ形成していた切り溝１３に沿つ
て分割し、チツプ状とする。

上記した実施例では、便宜上、第７図に示した
帯状基板１４にもとづいて各処理工程の説明をし
たが、本発明のチツプ状電子部品の製造方法で
は、母基板１０の状態で第１メツキレジスト膜１
５、無電解メツキ膜１６、第２メツキレジスト膜
１７、導電被膜１８ａ，１８ｂおよび半田膜１９
ａ，１９ｂを各処理工程で形成した後、切り溝１
２，１３に沿つて分割し、個々のチツプ状の抵抗
体を得る。

また、上記した実施例ではチツプ状の抵抗体に
ついて説明したが、その他基板の一方の主表面に
磁性体の磁性膜を形成してもよい。

（発明の効果） 以上説明したように、本発明のチツプ状電子部
品の製造方法によれば、最終の処理工程で母基板
を分割してチツプ状電子部品を得るものなので、
大量生産に適した製造方法であり、しかも１つの
処理工程で母基板の両主表面に電極を形成するこ
とができ、処理工程を減らすことができる。

また、従来例のような焼付け工程がなく、温度
特性が変化するというような不都合が生じない。

さらに、導電被膜の上に半田膜を形成すれば、
回路基板への取付けが容易な構造とすることがで
きる。

【図面の簡単な説明】

第１図〜第５図は従来のチツプ状電子部品の製
造方法を説明する斜視図、第６図〜第１３図はこ
の発明にかかるチツプ状電子部品の製造方法の一
例を示す図であり、第６図、第７図は平面図、第
８図〜第１３図は側面図である。 １０……母基板、１１ａ，１１ｂ……貫通孔、
１２，１３……切り溝、１４……帯状基板、１５
……第１メツキレジスト膜、１６……無電解メツ
キ膜、１７……第２メツキレジスト膜、１８ａ，
１８ｂ……導電被膜、１９ａ，１９ｂ……半田
膜。

Claims (1)

1. 【特許請求の範囲】 １ 横方向には、列状に配置された長孔状の貫通
   孔とこの貫通孔の延長線上にこの貫通孔とともに
   帯状基板に区画するための切り溝を有する一方、
   縦方向には、チツプ状の基板に区画するための切
   り溝を有する母基板を準備する工程と、 母基板を活性化処理する工程と、 母基板において区画された各帯状基板の他方の
   主表面に、各帯状基板のそれぞれの側面から所定
   のスペースをおいて第１メツキレジスト膜を形成
   する工程と、 無電解メツキ処理を行つて母基板において区画
   された各帯状基板の一方の主表面、両側面および
   この両側面に隣接する他方の主表面の両端部に無
   電解メツキ膜を形成する工程と、 母基板において区画された各帯状基板の一方の
   主表面に、各帯状基板のそれぞれの側面から所定
   のスペースをおいて第２メツキレジスト膜を形成
   する工程と、 メツキ処理を行つて母基板において区画された
   各帯状基板の両側面およびこの両側面に隣接する
   両主表面の両端部に導電被膜を形成する工程と、 母基板において区画された各帯状基板の一方の
   主表面および他方の主表面に形成された第２メツ
   キレジスト膜および第１メツキレジスト膜を剥離
   する工程と 母基板を切り溝に沿つて分割し、チツプ状の電
   子部品を得る工程、 とからなるチツプ状電子部品の製造方法。