JPH03201409A - Ｎｔｃサーミスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、負の温度係数をもったチップタイプのサーミ
スタおよびその製造方法に関する。

［従来の技術］ 電子回路基板は、雰囲気温度あるいは基板上の実装され
た電子部品の発熱の影響を受け、その結果、異常加熱に
よる部品の破損または回路定数の変化などの問題が発生
する。

上記のような問題に対し、電気回路の温度上昇補償用に
負の温度係数をもったＮＴＣサーミスタが従来より一般
に使用されてきたが、基板温度検出精度を高め、また基
板上の電子部品の実装密度を上げるため、第３図に示さ
れる形状のチップタイプのサーミスタが基板に表面実装
されている。

すなわち、Ｍｎ、Ｆｅ、Ｎｉ、Ｇｏ、Ｃｕなとの酸化物
の複合焼結体からなるサーミスタ素体１の両端に電極部
２を有するチップタイプのサーミスタである。

［発明が解決しようとする課題］ しかしながら、従来のＮＴＣ型チップタイプサーミスタ
では、サーミスタ１個に対して１つの機能しか有してお
らず、従って回路で多個所の温度補償を必要とする基板
では、複数のサーミスタを搭載する必要があった。また
、機械による自動実装化には、素子同土間のクリアラン
スが必要であり、このため、複数の素体の搭載は実装密
度を高める点で大きな障害となっていた。

一方、近年電子部品の小型化、低コスト化に伴い、単位
面積当りの素子の実装価格が増大しつつある。

以上のような背景から、１個のチップタイプサーミスタ
に複数の機能を持たせることが要望されていた。

本発明は１個のチップタイプサーミスタに複数の機能を
もつようなサーミスタの製造方法を確立し、もって上述
の問題点を解消し得るチップタイプサーミスタを提供す
ることを目的とする。

［課題を躬決するための手段および作用］本発明者らは
、前記の目的を達成すべく研究の結果、サーミスタの素
体となる板状の焼結体に互いに平行する一連の孔列を穿
孔し、この孔列の中心線に沿って焼結体を短冊状に切断
し、これらを電極ペースト層に浸漬し、さらに電極焼付
工程を経て電極部を素体上に形成し、電極部を所定の間
隔で平行に削り取って独立した電極を素体上に形成して
から個々の素体に裁断すれば、１つの素体に複数の機能
を持ったサーミスタが得られること、しかも、電極の半
田付けの際、互いに近接する電極間のハンダブリッジの
危険をも上記穿孔によって電極部に形成された凹部に過
剰半田を引き込むことにより回避できることを見い出し
本発明に到達した。

したがって本発明の一つの目的は、電子回路の温度補償
に使用されるチップタイプのＮＴＣサーミスタであって
、サーミスタ素体上に各電極毎に凹部を有する互いに接
触しない２対以上の電極が同一方向に形成されているこ
とを特徴とするＮＴＣサーミスタを提供することである
。

本発明のもう一つの目的は、サーミスタ素体となる板状
の焼結体上に、穿孔によって直線状に配列する孔列を順
次平行に設け、これら孔列の中心線に沿って該焼結体を
短冊状に切断し、得られた短冊状焼結体を一定厚さの電
極ペースト層に浸漬した後、乾燥および焼付により電極
部を形成し、さらに、所望の電極幅が得られるように該
電極部表面を所定の間隔で平行に削り取って各電極を該
素体上に独立させた後、個々のサーミスタ素体に裁断す
ることからなるＮＴＣサーミスタの製造方法を提供する
ことである。

第１図は本発明の製造方法により作成されたチップタイ
プネットワークサーミスタの斜視図であって、チップタ
イプサーミスタの同一素体１上に、互いに接触しない電
極２が２対以上形成されることにより、１つの素子に対
し、複数の機能を持たせることが可能である。例えば上
記第１図のチップタイプネットワークサーミスタの等価
回路を模式的に示した第２図に見られるように、それぞ
れ１対ずつの電極２ａ、２ｂ、２ｃに結線した場合、３
つの独立したサーミスタとして機能することが理解され
る。この時、３つの抵抗値は電極幅りによって設計され
る。この電極幅りは全電極にわたって同一である必要が
なく、所望の抵抗値を得るために調整される。

また、３つのサーミスタ定数（Ｂ定数）は電極幅りのい
かんに関わらず一定である。

素体となる焼結体にドリルで設けた孔列を切断したこと
によって設けられた電極部の凹部３は、ハンダブリッジ
対策として設けられたもので、電極にクリーム半田を印
刷した後のりフロー加熱処理工程で軟化した半田が表面
張力によって上記凹部３に引き込まれるため、過剰な半
田が隣接する電極と接触して短絡するのを防ぐ作用をし
ている。

以下、実施例により本発明をさらに詳しく説明する。

［実施例］ 第４図は、本発明のサーミスタの製造工程を示す図であ
り、同図（ａ）〜（ｆ）は各工程の順序を説明するため
の斜視図または側面図である。これら図面を参照して本
発明サーミスタの製造工程を説明する。

第４図（ａ）に示すように、先ず板状の焼結体４を調製
し、次いで、上記焼結体４上にドリル５により同図（ｂ
）に示されるように所定の距離および間隔をもって一連
の孔６を穿孔する。

さらに、ダイシングソーを用いて、上記孔列の中心線に
沿って焼結体を短１７１）状にカッティングする。この
作業によりサーミスタ素体１が同図（Ｃ）に示されてい
るような状態で得られる。

次に、上記のようにして得られた素体である短冊状試料
１を同図（ｄ）に示すように、平台８上に準備した一定
厚みの電極ペースト層７に浸漬し、電極材料を塗布する
。その後、乾燥、焼付工程を経て電極が形成される。

次いで、ダイシングソーによって、同図（ｅ）に示すよ
うに、電極表面上に所望の電極幅が得られるように、電
極表面を削り（９は切削部分である）それぞれ電極２を
独立させる。

最後に同図（ｆ）に示すように再びダイシングソーを用
いて、上記の素体１を個々に裁断して、所望の電極２に
凹部３を有するサーミスタ素体を得る。

［発明の効果］ 以上説明したように、本発明のサーミスタでは、１素子
に対して２対以上の電極が形成されているので、チップ
タイプサーミスタ１素子に対し、複数のサーミスタとし
て機能させることが可能となる上、回路基板の高密度化
、または単位面積当りの回路基板のコストダウンに貢献
し得る効果がある。

【図面の簡単な説明】

第１図は、本発明の製造方法により作成されたチップタ
イプサーミスタの斜視図、第２図はこのサーミスタの等
価回路を模式的に示した図である。 第３図は従来のサーミスタを示す斜視図である。 第４図は、本発明サーミスタの製造工程を示す図であり
、同図（ａ）〜（ｆ）は順次各工程を説明するための斜
視図または側面図である。 符号の説明 １　・・・サーミスタ素体 ２．２　ａｓ　２　ｂ　％　２　ｃ　ｓ　＝　・・電極
３・・・・凹部 ４・・・・焼結体 ５・・・・ドリル ６・・・・孔 ７・・・・電極ペースト ８・・・・平台 ９・・・・切削部分 Ｄ・・・・電極幅 第２図 第 図

Claims (2)

【特許請求の範囲】
1. （１）電子回路の温度補償に使用されるチップタイプの
   ＮＴＣサーミスタであって、サーミスタ素体上に各電極
   毎に凹部を有する互いに接触しない２対以上の電極が同
   一方向に形成されていることを特徴とするＮＴＣサーミ
   スタ。
2. （２）サーミスタ素体となる板状の焼結体上に、穿孔に
   よって直線状に配列する孔列を順次平行に設け、これら
   孔列の中心線に沿って該焼結体を短冊状に切断し、得ら
   れた短冊状焼結体を一定厚さの電極ペースト層に浸漬し
   た後、乾燥および焼付により電極部を形成し、さらに、
   所望の電極幅が得られるように該電極部表面を所定の間
   隔で平行に削り取って各電極を該素体上に独立させた後
   、個々のサーミスタ素体に裁断することからなるＮＴＣ
   サーミスタの製造方法。