JPS59143303A - チツプ状電子部品の製造方法 - Google Patents
チツプ状電子部品の製造方法Info
- Publication number
- JPS59143303A JPS59143303A JP58017062A JP1706283A JPS59143303A JP S59143303 A JPS59143303 A JP S59143303A JP 58017062 A JP58017062 A JP 58017062A JP 1706283 A JP1706283 A JP 1706283A JP S59143303 A JPS59143303 A JP S59143303A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- shaped
- chip
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Magnetic Films (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はチップ状の電子部品を製造する方法に関する
。
。
第１図〜第５図はこの発明の背景となった従来技術を説
明するに好適な例を示したものである。
明するに好適な例を示したものである。
第１図〜第５図はチップ状の抵抗体を製造する例に関し
、図にもとづいて以下に説明する。
、図にもとづいて以下に説明する。
まず、帯状の基板１を準備する。この基板１には侵で分
割することにより個別のチップ状抵抗体が得られるよう
に、幅方向にスリット１ａが形成されている。
割することにより個別のチップ状抵抗体が得られるよう
に、幅方向にスリット１ａが形成されている。
次いで、基板１の一方の主表面、図示したものでは上面
に、基板１０幅方向の両端部に基板１の長さ方向に沿っ
てそれぞれ電極２ａ、 ２ｂが形成されるよう導電ペー
ストをスクリーン印刷し、さらに基板１の両側面にもそ
の長さ方向に沿ってそれぞれ電極３ａ、 ３ｂが形成さ
れるよう導電ペーストをスクリーン印刷し、そののち熱
処理することによって導電ペーストを焼付ける。
に、基板１０幅方向の両端部に基板１の長さ方向に沿っ
てそれぞれ電極２ａ、 ２ｂが形成されるよう導電ペー
ストをスクリーン印刷し、さらに基板１の両側面にもそ
の長さ方向に沿ってそれぞれ電極３ａ、 ３ｂが形成さ
れるよう導電ペーストをスクリーン印刷し、そののち熱
処理することによって導電ペーストを焼付ける。
そして、電極２ａ、 ２ｂ間の基板１の上面に、この電
極２ａ１２ｂと一部重なるように抵抗ペーストを個々に
独立した状態でスクリーン印刷し、熱処理して焼付ける
ことにより抵抗膜４を形成する。さらに、この抵抗膜４
の表面を覆うように絶縁膜５をスクリーン印刷により付
与し、次いでスリット１ａに沿って基板１を分割し、チ
ップ状の抵抗体をそれぞれ得るというものである。
極２ａ１２ｂと一部重なるように抵抗ペーストを個々に
独立した状態でスクリーン印刷し、熱処理して焼付ける
ことにより抵抗膜４を形成する。さらに、この抵抗膜４
の表面を覆うように絶縁膜５をスクリーン印刷により付
与し、次いでスリット１ａに沿って基板１を分割し、チ
ップ状の抵抗体をそれぞれ得るというものである。
しかしながら、上記した従来方法によれば、電極２ａ、
２ｂと電極３ａ、 ３ｂを形成するためにそれぞれス
クリーン印刷を行う工程、また抵抗体４を形成するため
にスクリーン印刷を行う■稈、さらにスクリーン印刷し
たものをそれぞれ焼付ける工程があるため、工程数が増
えることになり、コストアップの要因となる。また上記
した各工程がそれぞれ独立しており、しかも各Ｔ稈にお
【プる処理条件、たとえば熱処理温度、熱処理時間が異
なるため、その条イ１を変えなければならず、Ｔ程管理
が複層１になる。
２ｂと電極３ａ、 ３ｂを形成するためにそれぞれス
クリーン印刷を行う工程、また抵抗体４を形成するため
にスクリーン印刷を行う■稈、さらにスクリーン印刷し
たものをそれぞれ焼付ける工程があるため、工程数が増
えることになり、コストアップの要因となる。また上記
した各工程がそれぞれ独立しており、しかも各Ｔ稈にお
【プる処理条件、たとえば熱処理温度、熱処理時間が異
なるため、その条イ１を変えなければならず、Ｔ程管理
が複層１になる。
また、電極２ａ、 ２ｂを銀の焼付【」電極で構成した
場合、抵抗膜４を形成する段階で焼付けを行うと、焼付
は時に銀と反応し、抵抗温度特性が変化するという現象
が見られた。
場合、抵抗膜４を形成する段階で焼付けを行うと、焼付
は時に銀と反応し、抵抗温度特性が変化するという現象
が見られた。
したがって、この発明は上記した従来の欠点を改善する
ためになされたもので、製造工程が簡略化できるチップ
状電子部品の製造方法を提供することを目的と覆る。
ためになされたもので、製造工程が簡略化できるチップ
状電子部品の製造方法を提供することを目的と覆る。
すなわち、この発明の要旨とするところは、帯状の基板
を活性化処理し、次いで基板の一方の主表面に帯状のメ
ツキレシスト膜を形成し、そののち無電解メッキ膜を形
成し、さらに基板の使方の主表面にメツキレシスト膜を
形成し、ひきつづき露出している無電解メッキ膜の表面
に導電被膜を形成し、基板の一方の主表面および使方の
主表面上のメツキレシスト膜を剥離し、帯状の基板をそ
の幅方向に分割してチップ状の電子部品を得ることを特
徴とするチップ状電子部品の！Ｆｌ造方法である。
を活性化処理し、次いで基板の一方の主表面に帯状のメ
ツキレシスト膜を形成し、そののち無電解メッキ膜を形
成し、さらに基板の使方の主表面にメツキレシスト膜を
形成し、ひきつづき露出している無電解メッキ膜の表面
に導電被膜を形成し、基板の一方の主表面および使方の
主表面上のメツキレシスト膜を剥離し、帯状の基板をそ
の幅方向に分割してチップ状の電子部品を得ることを特
徴とするチップ状電子部品の！Ｆｌ造方法である。
以下、この発明を図示した一実施例に従って詳述する。
第６図はチップ状の電子部品を得るための母基板を示し
、この母基板１０はたとえばセラミックスからなる絶縁
性のものからなり、長孔状の貫通孔１１が横方行に列状
に形成されている。母基板１０には長孔状の貫通孔１１
の延長線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されている。なお
、図示しないが母基板１０の切り溝１２．１３と対応す
る反対面にそれぞれ切３− り溝を形成してもよい。
、この母基板１０はたとえばセラミックスからなる絶縁
性のものからなり、長孔状の貫通孔１１が横方行に列状
に形成されている。母基板１０には長孔状の貫通孔１１
の延長線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されている。なお
、図示しないが母基板１０の切り溝１２．１３と対応す
る反対面にそれぞれ切３− り溝を形成してもよい。
図示した状態において、貫通孔１１ａと貫通孔１１ｂ間
の母基板１０は切り溝１２ａと切り溝１２ｂに沿って分
割することにＪ：って帯状の基板１４に分割される。ま
た切り溝１３のピッチはこの切り満１３に沿って分割づ
ることにより個々のチップ状の基板が得られる大きさに
設定される。
の母基板１０は切り溝１２ａと切り溝１２ｂに沿って分
割することにＪ：って帯状の基板１４に分割される。ま
た切り溝１３のピッチはこの切り満１３に沿って分割づ
ることにより個々のチップ状の基板が得られる大きさに
設定される。
第７図は切り溝１２ａ 、１２ｂに沿って分割された帯
状の基板１４を示し、便宜上この基板１４にもとづいて
以下の処理■稈を説明する。
状の基板１４を示し、便宜上この基板１４にもとづいて
以下の処理■稈を説明する。
まず、基板１４を準備しておき、脱脂などを施したのち
、たとえば塩化パラジウムなどの金属塩の溶液に浸漬す
ることによって活性化処理を行う。
、たとえば塩化パラジウムなどの金属塩の溶液に浸漬す
ることによって活性化処理を行う。
次いで第８図に示すように、基板１４の下面にその長さ
方向に沿って帯状にメツキレシスト膜１５を形成する。
方向に沿って帯状にメツキレシスト膜１５を形成する。
メツキレシスト１ｌｌＪ１５を形成した基板１４を無電
解メッキ膜を形成する工程に付する。具体的には、たと
えばニッケル、銅の無電解メッキ浴槽に浸漬する。無電
解メッキ膜をニッケル膜で構成した揚４− 合、たとえばニッケルーコバルト系のニッケル膜で構成
すると、抵抗膜として利用できるばか磁性膜としても利
用することができ、したがってチップ状の抵抗体あるい
は磁性体とすることができる。
解メッキ膜を形成する工程に付する。具体的には、たと
えばニッケル、銅の無電解メッキ浴槽に浸漬する。無電
解メッキ膜をニッケル膜で構成した揚４− 合、たとえばニッケルーコバルト系のニッケル膜で構成
すると、抵抗膜として利用できるばか磁性膜としても利
用することができ、したがってチップ状の抵抗体あるい
は磁性体とすることができる。
第９図は基板１４の表面に無電解メッキ膜１６を形成し
た状態を示す。もちろん、メツキレジス］へ膜１５の表
面には無電解メッキ膜１６は形成されない。
た状態を示す。もちろん、メツキレジス］へ膜１５の表
面には無電解メッキ膜１６は形成されない。
次に、第１０図に示すように、メツキレシスト膜１５を
形成した面と反対側の面にメツキレシス］−膜１７を形
成する。さらに無電解メッキまたは電解メッキの工程に
付し、無電解メッキ膜１６の上に導電被膜１８ａ 、
１８ｂを形成する。メツキレシスト膜１７の存在により
導電被膜１８ａ 、 １８ｂは分離されることになり、
電極として構成される。この導電被膜１８ａ 、 １８
ｂとしてはたとえばニッケル、銅が用いられる。
形成した面と反対側の面にメツキレシス］−膜１７を形
成する。さらに無電解メッキまたは電解メッキの工程に
付し、無電解メッキ膜１６の上に導電被膜１８ａ 、
１８ｂを形成する。メツキレシスト膜１７の存在により
導電被膜１８ａ 、 １８ｂは分離されることになり、
電極として構成される。この導電被膜１８ａ 、 １８
ｂとしてはたとえばニッケル、銅が用いられる。
つづいて、メツキレシスト膜１５およびメツキレシスト
膜１７を剥離する。第１１図は剥離工程を終えた状態を
示す。このようにして処理することによって抵抗体また
は磁性体などが得られるが、チツプ状とするため、基板
１４にあらかじめ形成していたスリンｔ−１３に沿って
分割される。またこのようなチップ状電子部品は回路基
板に取り付けられるため、第１２図に示すように、導電
被膜１８ａ 、 １８ｂ上にＰｂ 、Ｐｈ−８ｎなどの
半田膜１９ａ 、１９ｂを形成しておくことが好ましい
。
膜１７を剥離する。第１１図は剥離工程を終えた状態を
示す。このようにして処理することによって抵抗体また
は磁性体などが得られるが、チツプ状とするため、基板
１４にあらかじめ形成していたスリンｔ−１３に沿って
分割される。またこのようなチップ状電子部品は回路基
板に取り付けられるため、第１２図に示すように、導電
被膜１８ａ 、 １８ｂ上にＰｂ 、Ｐｈ−８ｎなどの
半田膜１９ａ 、１９ｂを形成しておくことが好ましい
。
なお、基板１４０表面【こ形成する無電解メッキ膜１６
としては導電性のものでもよい。
としては導電性のものでもよい。
上記した実施例では第７図に示した基板１４にもとづい
て各■程を説明したが、母基板１０から基板１４に分割
する段階において、チップ状の抵抗体が得られるように
処理しておくことが好ましい。
て各■程を説明したが、母基板１０から基板１４に分割
する段階において、チップ状の抵抗体が得られるように
処理しておくことが好ましい。
以上のようにこの発明方法によれば、従来例のような焼
付け■程がなく、温度特性が変化するという不都合が生
じない。またこの発明方法によれば一つの■稈で基板の
底面にも電極を形成することができ、従来例にくらべて
工程数を滅らすことができる。しかも回路基板への取付
けが容易な構造とすることができる。
付け■程がなく、温度特性が変化するという不都合が生
じない。またこの発明方法によれば一つの■稈で基板の
底面にも電極を形成することができ、従来例にくらべて
工程数を滅らすことができる。しかも回路基板への取付
けが容易な構造とすることができる。
第１図〜第５図は従来のチップ状電子部品の製造方法を
説明する斜視図、第６図〜第１２図はこの発明にかかる
チップ状電子部品の製造方法の一例を示す図であり、第
６図、第７図は平面図、第８図〜第１２図は側面図であ
る。 １４は基板、１５はメツキレシスト膜、１６は無電解メ
ッキ膜、１７はメツキレシスト膜、１８ａ 、 １８ｂ
は導電被膜。 特 許 出 願 人 株式会社村田製作所 第７図 第８図 第１１図 １２−
説明する斜視図、第６図〜第１２図はこの発明にかかる
チップ状電子部品の製造方法の一例を示す図であり、第
６図、第７図は平面図、第８図〜第１２図は側面図であ
る。 １４は基板、１５はメツキレシスト膜、１６は無電解メ
ッキ膜、１７はメツキレシスト膜、１８ａ 、 １８ｂ
は導電被膜。 特 許 出 願 人 株式会社村田製作所 第７図 第８図 第１１図 １２−
Claims (1)
- 帯状の基板を活性化処理し、次いで基板の一方の主表面
に帯状にメツキレシスト膜を形成し、そののち無電解メ
ッキ膜を形成し、さらに基板の他方の主表面にメツキレ
シスト膜を形成し、ひきつづき露出している無電解メッ
キ膜の表面に導電被膜を形成し、基板の一方の主表面お
よび他方の主表面上のメツキレシスト膜を剥離し、帯状
の基板をその幅方向に分割してチップ状の電子部品を得
ることを特徴とするチップ状電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017062A JPS59143303A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017062A JPS59143303A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143303A true JPS59143303A (ja) | 1984-08-16 |
| JPH0329165B2 JPH0329165B2 (ja) | 1991-04-23 |
Family
ID=11933495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017062A Granted JPS59143303A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143303A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176101A (ja) * | 1986-01-29 | 1987-08-01 | コーア株式会社 | セラミツク基板 |
| JPS62195101A (ja) * | 1986-02-21 | 1987-08-27 | ティーディーケイ株式会社 | チップ抵抗器の製造方法 |
| JPS62202504A (ja) * | 1986-03-03 | 1987-09-07 | ティーディーケイ株式会社 | チツプ抵抗器の製造方法 |
| JPS63172401A (ja) * | 1987-01-12 | 1988-07-16 | ティーディーケイ株式会社 | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146157A (en) * | 1977-05-26 | 1978-12-19 | Toyo Dengu Seisakushiyo Kk | Method of manufacturing chip resistor |
| JPS5413953A (en) * | 1977-07-01 | 1979-02-01 | Hitachi Ltd | Method of making printed circuit board having resistors |
-
1983
- 1983-02-03 JP JP58017062A patent/JPS59143303A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146157A (en) * | 1977-05-26 | 1978-12-19 | Toyo Dengu Seisakushiyo Kk | Method of manufacturing chip resistor |
| JPS5413953A (en) * | 1977-07-01 | 1979-02-01 | Hitachi Ltd | Method of making printed circuit board having resistors |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176101A (ja) * | 1986-01-29 | 1987-08-01 | コーア株式会社 | セラミツク基板 |
| JPS62195101A (ja) * | 1986-02-21 | 1987-08-27 | ティーディーケイ株式会社 | チップ抵抗器の製造方法 |
| JPH0533521B2 (ja) * | 1986-02-21 | 1993-05-19 | Tdk Electronics Co Ltd | |
| JPS62202504A (ja) * | 1986-03-03 | 1987-09-07 | ティーディーケイ株式会社 | チツプ抵抗器の製造方法 |
| JPS63172401A (ja) * | 1987-01-12 | 1988-07-16 | ティーディーケイ株式会社 | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329165B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4325780A (en) | Method of making a printed circuit board | |
| KR100333298B1 (ko) | 저항기 및 그 제조방법 | |
| JPS59143303A (ja) | チツプ状電子部品の製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JPS59143304A (ja) | チツプ状電子部品の製造方法 | |
| WO2021075222A1 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP3167842B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH05152101A (ja) | 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPS6352796B2 (ja) | ||
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JPS60154501A (ja) | チツプ状電子部品の製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JP2613197B2 (ja) | チツプ状電子部品の製造方法 | |
| JPH0131283B2 (ja) | ||
| JP2003258421A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS62108413A (ja) | ジヤンパ−チツプの製造方法 | |
| JP2914019B2 (ja) | 電子部品の製造方法 | |
| JPS60107801A (ja) | チツプ抵抗器とその製造方法 | |
| JPS592400B2 (ja) | プリント板の製造方法 | |
| JPS61156715A (ja) | リ−ドレス部品およびリ−ドレス部品の製造方法 | |
| JPH07273449A (ja) | 長穴スルーホールの製造方法 |