JPS59143304A - チツプ状電子部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はチップ状の電子部品を製造する方法に関する
。

第１図〜第５図はこの発明の背景となった従来技術を説
明するに好適な例を示したものである。

第１図〜第５図はチップ状の抵抗体を製造する例に関し
、図にもとづいて以下に説明する。

まず、帯状の基板１を準備する。この基板１には後で分
割することにより個別のチップ状抵抗体が得られるよう
に、幅方向にスリット１ａが形成されている。

次いで、基板１の一方主表面、図示したものでは上面に
、基板１の幅方向の両端部に基板１の長さ方向に沿って
それぞれ電極２ａ、２ｂが形成されるよう導電ペースト
をスクリーン印刷し、さらに基板１の両側面にもその長
さ方向に沿ってそれぞれＮ極３ａ、３ｂが形成されるよ
う導電ペーストをスクリーン印刷し、そののち熱処理す
ることによって導電ペーストを焼付ける。

そして、電極２ａ、２ｂ間の基板１の上面に、この電ｌ
ｌ１２ａ、２ｂと一部重なるように抵抗ペーストを個々
に独立した状態でスクリーン印刷し、熱処理して焼付ｉ
ノることにより抵抗膜４を形成する。さらに、この抵抗
膜４の表面を覆うように絶縁膜５をスクリーン印刷によ
り付与し、次いでスリット１ａに沿って基板１を分割し
、チップ状の抵抗体をそれぞれ得るというものである。

しかしながら、上記した従来方法によれば、電極２ａ、
２ｔ＋と電極３ａ、３ｂを形成するためにそれぞれスク
リーン印刷を行う工程、また抵抗体４を形成するために
スクリーン印刷を行う工程、さらにスクリーン印刷した
ものをそれぞれ焼付ける工程があるため、工程数が増え
ることになり、コストアップの要因となる。また上記し
た各工程がそれぞれ独ｖｌシており、しかも各工程にお
ける処理条件、たとえば熱処即渇度、熱処理時間が異な
るため、格 その条件を変えたければならず、■稈管即が複雑になる
。

また、電極２ａ、２ｂを銀の焼付は電極で構成した場合
、抵抗膜４を形成する段階で焼付けを行うと焼付は時に
銀と反応し、抵抗温度特性が変化するという現象が見ら
れた。

したがって、この発明は上記した従来の欠点を改善する
ためになされたもので、製造■稈が簡略化できるチップ
状電子部品の製造方法を提供することを目的とする。

すなわち、この発明の要旨とするところは、帯状の基板
の一方の主表面にその長さ方向に沿って焼付膜を形成し
、この帯状の基板を活性化処理し、次いで基板の一方の
主表面および使方の主表面上にメツキレシスト族を形成
し、さらに無電解メッキ処理を行って帯状の基板の側面
に導電膜を形成し、ひきつづき基板の一方の主表面およ
び他方の主表面上のメツキレシスト膜を剥離し、帯状の
基板をその幅方向に分割してチップ状の電子部品を得る
ことを特徴とするチップ状電子部品の製造方法である。

以下、この発明を図示した一実施例に従って詳述する。

第６図はチップ状の電子部品を得るための母基板を示し
、この母基板１０はたとえばセラミックスからなる絶縁
性のものからなり、長孔状のｎ通孔１１が横方向に列状
に形成されている。母基板１２には長孔状の貫通孔１１
の延長線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されている。なお
、図示しないが母基板１０の切り満１２．１３と対応す
る反対面にそれぞれ切り溝を形成してもよい。

図示した状態において、貫通孔１１ａと貫通孔１１ｂ間
の母基板１０は切り溝１２ａと切り溝１２ｂに沿って分
割することによって帯状の基板１４に分割される。また
切り溝１３のピッチはこの切り溝１３に沿って分割する
ことにより個々のチップ状の基板が得られる大きさに設
定される。

第７図は切り溝１２８，１２ｂに沿って分割された帯状
の基板１４を示し、便宜上この基板１４にもとづいて以
下の処理工程を説明する。

まず、基板１４の上側表面にたとえば抵抗ペーストを印
刷、塗布などの手段で付与し、熱処理を行って焼付ける
。

−〇　− 第８図は第７図のＩ−Ｔ線に沿う側面図を示し、図中１
５はり板１４の上側表面に形成した抵抗ペーストの焼付
は膜である。

次いで、第９図に示すように、基板１４上面の抵抗ペー
ストの焼付は膜１５の上にメツキレシスト膜１６を形成
し、一方基板１４の下面にもメツキレシスト膜１７を形
成する。後述する無電解メッキ処理工程において、無電
解メッキ膜が基板１４の上下面の両端部にも形成される
ように、メツキレシスト膜１６．１７は基板１４の側面
からスペースａ、ｂをおいてそれぞれ形成される。

さらに、無電解メッキ処理を施すことによって第１０図
に示すように、電極となる無電解メッキ被膜１８ａ、１
８ｂが形成される。この無電解メッキ被膜１８ａ、１８
ｔ＋はたとえばニッケル、銅からなる。

つづいて、メツキレシスト膜１６およびメツキレシスト
膜１７を剥離し、さらに無電解メッキ被膜１８ａ、１８
ｂの上にＰｂ　、Ｐｂ−８ｎなどの半田膜１９ａ。

１９ｂを形成する。これは回路基板に接続固定するとき
、半田付けを行いやすくするためである。第１１図はこ
のＪ：うにして得られたチップ状の抵抗体を示す。

実際にはチップ状の抵抗体を１！７るために、無電解メ
ッキ被膜１８ａ、１８ｂを形成した段階、あるいは半ｆ
ｆｌ膜１９ａ、１９ｂを形成した段階で、基板１４にあ
らかじめ形成していた切り溝１３に沿って分割し、チッ
プ状とすることがＴ稈上好ましい。

上記した実施例では第７図に示した基板１４にもとづい
て各工程を説明したが、母基板１０から基板１４に分割
する段階において、チップ状の抵抗体が１９られるよう
に処理しておくことがり了ましい。

また上記した実施例ではチップ状の抵抗体について説明
したが、その他基板の一方の主表面に導電膜、…性膜の
焼付膜を形成してもよい。

第１２図はチップ状のインダクタンスを示す斜視図であ
り、基板１４をたとえばフエライ１へからなる…性体で
構成し、焼付【ノ膜１５を蛇行状の導電膜で構成したも
のであ。なお、製造工程例は−に記した実施例とほぼ同
一であるので訂細な説明は省略づる。

以上この発明方法によれば、焼付り工程が一回であり、
また焼付は膜との電極的接続は無電解メツ４二法で処理
するため、高温にさらされることがなく、温度特性が変
化するという不都合が生じない。またこの発明方法によ
れば一つの工程で基板の上面や底面にも電極を形成する
ことができ、従来例にくらべて工程数を減らすことがで
きる。しかも回路基板への取付けが容易な構造とするこ
とができる。

【図面の簡単な説明】

第１図〜第５図は従来のチップ状電子部品の製造方法を
説明する斜視図、第６図〜第１１図はこの発明にかかる
チップ状電子部品の製造方法の一例を示す図であり、第
６図、第７図は平面図、第８図〜第１１図は側面図、第
１２図はこの発明方法により得られたインダクタンスの
一例を示す斜視図である。 １４は基板、１５は焼付は膜、　１６．１７はメツキレ
シスト膜、１８ａ、１８ｂは導電膜。 特　　許　　出　　願　　人 筑４図 第８図 第９図 Ｖ 第１１図 ５ 第７図 １６− 第１２図

Claims (3)

【特許請求の範囲】
1. （１）帯状の基板の一方の主表面にその長さ方向に沿っ
   て焼付膜を形成し、この帯状の基板を活性化処理し、次
   いで基板の一方の主表面および使方の主表面上にメツキ
   レシスト膜を塗布し、さらに無電解メッキ処即を行って
   帯状の基板の側面に導電膜を形成し、ひきつづき基板の
   一方の主表面および使方の主表面上のメツキレシスト膜
   を剥離し、帯状の基板をその幅方向に分割してチップ状
   の電子部品を得ることを特徴とするチップ状電子部品の
   製造方法。
2. （２）焼付膜は抵抗膜、導電膜、磁性膜のうちいずれか
   である特許請求の範囲第（１）項記載のチップ状電子部
   品の製造方法。
3. （３）メツキレシスト膜は基板の側面からスペースをお
   いて基板の両生表面に形成する特許請求の範囲第（１）
   項記載のチップ状電子部品の製造方法。