JPH03283914A - レベル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は２値で表わされる論理信号の電圧レベルを変換
するための回路に関する。

［従来の技術］ 従来のレベル変換回路は第３図のような構成になってい
た。ここで、この回路に入力される論理信号は接地電位
かオープンかの２つで表現される。この回路から出力す
る信号は第１の電圧（＋Ｖｃｃ）　、または第２の電圧
（−Ｖ□）の２値で表わされる論理信号である。また＋
Ｖ　ｃｃ＞　　Ｖ　ＥＥ、＋Ｖ　ＣＣ＞　Ｏと仮定する
。この従来のレベル変換回路の第１のＮＰＮトランジス
タ７、のベースはベス抵抗１．を介して第１の電源端子
（＋　Ｖ　ｃＣ）に接続されている。

まずこの第１のＮＰＮトランジスタフ、のベースが開放
状態の場合について説明する。

このとき、第１のＮＰＮトランジスタのベースはバイア
スされてオンになり、電流制限抵抗２゜及び８．を通じ
てコレクタ電流を流す。そこで第１のＰＮＰトランジス
タ４．のベースはバイアスされるためオンになり、コレ
クタ抵抗１ｏ、を通じてコレクタ電流を流す、第１−の
ＰＮＰ　トランジスタ４．の飽和電圧が十分水さいと仮
定すると、第２のＰＮＰトランジスタ６、のベース電圧
は第１の電源端子電圧付近まで上昇し、オフとなる。

一方、第１のＮＰＮ　ｌ−ランジスタフ、がオンになる
ことで電流制限抵抗８．を通じて流れるコレクタ電流は
、第３のＰＮＰトランジスタ９．のベースをバイアスす
るのでこのトランジスタはオンになり、電流制限抵抗１
８．を通じてコレクタ電流を流す。そこで第２のＮＰＮ
トランジスタ１２、のベースがバイアスされてオンにな
り、この１〜ランジスタの飽和電圧が十分水さいと仮定
すると、出力端子の電圧はほぼ第２の電源端子電圧に等
しい電圧となる。

次に第１のＮＰＮ　トランジスタ７、のベースが接地電
位の場合について説明する。

このＷ合、第１のＮＰＮトランジスタフ、のべ入電流が
流れないので、このトランジスタはオフになり、電流制
限抵抗２．及び８．には電流が流れない。そこで第１の
ＰＮＰトランジスタもオフになりコレクタ電流が流れな
い。そこで第２のＰ　Ｎ　Ｉ）　ｌ−ランジスタロ、の
ベース電流がコレクタ抵抗ＩＣＩを通じて流れるために
、このトランジスタはオンになり出力端子にコレクタ電
流を流せるようになる。

一方、第１のＮＰＮトランジスタ７、がオフになると、
第３のＰＮＰトランジスタ９．のベース電圧が第１の電
源端子電圧になるため、このトランジスタもオフになる
。

そこで電流制限抵抗１８．に電流が流れないので第２の
ＮＰＮトランジスタ１２．のベース電圧が第２の電源端
子電圧になりこのトランジスタもオフになる。

そこで出力端子の電圧はほぼ第１の電源端子電圧に等し
い電圧となる。

以」二のようにしてこの回路は人力された２値の論理レ
ベルに対応した第１の電源端子電圧または第２の電源端
子電圧を出力端子に出力することができる。

［発明が解決しようとする課題］ 上記の従来の技術によるレベル変換器において第２のＮ
ＰＮトランジスタ１２．をオンさせるのに必要なベース
電流は、第３のＰＮＰトランジスタ９．を通じて供給さ
れる。

このベース電流の量は第２のＮＰＮトランジスタＺ、が
出力端子に接続する負荷に対し、スレシホールド電圧以
下にドライブすることが可能になるように定める必要が
ある。

このベース電流の最小値は出力負荷から流れ込む電流を
第２のＮＰＮトランジスタの電流増幅率で割った値とな
る。そこでこの最小ベース電流値は第１の電源端子電圧
と第２の電源端子電圧のそれぞれの最小値から電流制限
抵抗１８．とベース抵抗１１．の抵抗値を決定する必要
があった。

ところが、このレベル変換回路がさまざまな電源電圧で
動作する場合に、ひとたび上記のベース電流値を定める
と、供給される電源電圧が大きくなるに徒って、第２の
ＮＰＮトランジスタ１２゜に供給するベース電流が増加
してしまい、本来筒２のＮＰＮトランジスタ１２．がオ
ンするのに必要なベース電流値以上の電流が流れるので
、このレベル変換回路の消費電流が多くなる欠点となっ
ていた。

また、消費電流をある値以下に制限するためには、この
レベル変換回路の動作電圧範囲を制限せざるを得ない欠
点があった。

さらに従来のレベル変換回路では、出力電圧が第２の電
源端子電圧から第１の電源端子電圧に変化するときに、
第２のＰＮＰトランジスタロ、と第２のＮＰＮトランジ
スタ１２．が両方オンになる瞬間があり、第１の電源端
子から第２の電源端子に大きな電流が流れる欠点がある
。この貫通電流は電源のインピーダンスが高いとスパイ
ク状の電圧降下を発生させるので、同じ電源を使用する
他の回路の動作に好ましくないものである。

この貫通電流が発生する原因は次の理由によるものであ
る。

出力端子の電圧が第２の電源端子電圧から第１の電源端
子電圧に変化するときに、第１のＰＮＰトランジスタ４
．のオフ時間と第２のＰＮＰトランジスタロ、のオン時
間の合計時間の経過後、第１の電源端子電圧から出力端
子に電流を流し始める。

一方第２の電源端子電圧を出力していた第２のＮＰＮト
ランジスタ１２．は、第３のＰＮＰトランジスタ９．が
オフした後にオフになり、出力端子から第２の電源端子
に流す電流を停止するが、この２つのトランジスタはい
ずれもベースがハイインピーダンスとなってオフしなけ
ればならないのでオン時間に比べてオフするのに長い時
間が必要となり、上記の第１の電源端子電圧の出力回路
の第１のＰＮＰ　トランジスタ４．と第２のＰＮＰトラ
ンジスタ６、の動作時間に比べて長い時間が必要となる
。このため、この差の時間の間、第１の電源端子から第
２の電源端子に貫通電流が流れることになる。

以上説明したように、従来のレベル変換回路は第１の電
源端子電圧の出力回路と、第２の電源端子電圧の出力回
路の動作時間に差があり、この２つの回路が両方ともオ
ンになる時間が存在するため貫通電流が流れる欠点があ
った。

本発明の目的は、少ない消費電力で、しかも広い電源電
圧の範囲に対して動作し、かつ貫通電流が少なく、電源
端子に発生するスイッチングノイズを極力少なくしたレ
ベル変換回路を提供することにある。

［課題を解決するための手段］ 本発明のレベル変換回路は、第２の電源端子電圧を出力
する第２のＮＰＮトランジシタ１２．に対してベース電
流を供給する第３のｐＮｎトランジスタ９．を第１図の
ようにカレントミラー回路を使用したり、第２図のよう
にベース抵抗１６゜、エミッタ抵抗１５．を用いて飽和
しない状態で動作する回路手段を備えている。

［作用］ 本発明によるレベル変換回路によれば、第３のＰＮＰ　
１〜ランジスタ９．が定電流源として動作し、第２のＮ
ＰＮトランジスタ１２．のエミッタ電圧すなわち第２の
電源端子電圧にかかわらず、定のベース電流を与えるこ
とができるので、第２の電源端子の電圧が大きく変動し
てもこのレベル変換回路の消費電流が増加せず、広い電
源電圧範囲でも最小の消費電流で動作させることができ
る利点がある。

さらに第３のＰＮＰトランジスタ９．が飽和しないので
スイッチング時間が早くなり、出力端子電圧が第２の電
源端子電圧（−Ｖ□）から第１の電源端子電圧（＋Ｖｃ
ｃ）に変化する場合、飽和状態からオフするトランジス
タは、第２の電源端子電圧の出力回路側では第２のＮＰ
Ｎトランジスタ１２、であり、第１の電源端子電圧の出
力回路側では第１のＰＮＰトランジスタ４．の各１個に
なり、両方のオフ時間がほぼ等しく、しかも第３のＰＮ
Ｐトランジスタ９．のオフ時間と第２のＰＮＰトランジ
スタ６、オン時間がそれぞれ速いので、第２の電圧出力
回路のオフ時間と第１の電圧出力回路のオン時間がほぼ
等しくなり一貫通電流発生時間が短くなる。

また出力端子電圧が第１の電源端子電圧から、第２の電
源端子電圧に変化する場合については、第３のＰＮＰト
ランジスタ９．のオン時間、第２のＮＰＮ　トランジス
タ１２．のオン時間で定まる第２の電源端子電圧出力回
路のオン時間と、第１のＰＮＰトランジスタ４．のオン
時間と第２のＰＮＰＦ−ランジスタロ、のオフ時間で定
まる第１の電源端子電圧出力回路のオフ時間の差が貫通
電流の発生時間になる。

第２のＰＮＰトランジスタ６、のオフ時間はベースが強
制的に第１の電源端子電圧に引き上げられるので前述し
たトランジスタのオフ時間より早いため、比較的少ない
時間の貫通電流の発生で済むことになる。

すなわち本発明のレベル変換回路によれば広い電源電圧
範囲で使用でき、しかも低消費電流で、スイッチングノ
イズの少ない動作が可能な利点がある。

［実施例］ 第１図、第２図は本発明の実施例で以下図面を参照して
発明する。なお槌来例と共通する部分には同一の符号を
付す。

１、はベース抵抗、２．は電流制限抵抗、３゜はベース
抵抗、４．は第１のＰＮＰトランジスタ、５．はエミッ
タ抵抗、６．は第２のＰＮＰトランジスタ、７．は第１
のＮＰＮトランジスタ、８、は電流制限抵抗、９．は第
３のＰＮＰトランジスタ、１０．はコレクタ抵抗、１１
．はベース抵抗、１２．は第２のＮＰＮトランジスタ、
１３゜はベース抵抗、１４．はエミッタ抵抗、１５．は
エミッタ抵抗、１７．は電流制限抵抗、ＩＮは入力端子
、ＯＵＴは出力端子、＋　Ｖ　ｃｃは第１の電源端子、
　Ｖ１ｚ２は第２の電源端子である。

まず、第１図のレベル変換回路について説明する。さら
に入力端子に加えられる信号がオープンの状態の場合か
ら説明する。

このとき、第１のＮＰＮ　ｌ−ランジスタフ、のベース
はベース抵抗１．によってベース電流が流れるため、オ
ンになり、電流制限抵抗２．および８、を通じてコレク
タ電流を流す。そこで第１のＰＮＰトランジスタ４．の
ベースはバイアスされるためオンになリコレクタ抵抗１
０．を通じてコレクタ電流を流すため、第１のＰＮＰ　
Ｆ−ランジスタ４、の飽和電圧が十分水さいと仮定する
と、第２のＰＮＰトランジスタ６、のベース電圧は第１
の電源端子電圧付近まで上昇し、オフとなる。

一方、第１のＮＰＮトランジスタ７、がオンになること
で第３のＰＮＰＦ−ランジスタ９．と第４のＰＮＰ　ト
ランジスタ１３．で構成されるカレントミラー回路が動
作し、第３のＰＮＰトランジスタ９．のコレクタは定電
流源となり、第２のＮ　ＰＮトランジスタ１２．はオン
になり、このトランジスタの飽和電圧が十分水さいと仮
定すると、出力端子の電圧はほぼ第２の電源端子電圧に
等しい電圧となる。

次に、入力端子に加えられる信号が接地状態の場合につ
いて説明する。

このとき、第１のＮＰＮ　トランジスタ７、のべ入電流
が流れないので、このトランジスタはオフになり、電流
制限抵抗２．および８．には電流が流れない。そこで第
１のＰＮＰトランジスタ４、のベース電圧は第１の電源
端子電圧になるためこのトランジスタもオフになり、コ
レクタ電流が流れない。すると第２のＰＮＰトランジス
タ６゜のベース電流がコレクタ抵抗１０．を通じて流れ
るためにこのトランジスタはオンになり出力端子にコレ
クタ電流を流せるようになる。一方、第１のＮＰＮトラ
ンジスタ７、がオフになると、第３のＰＮＰトランジス
タ９．のベース電圧が第１の電源端子電圧付近になるた
め、このカレントミラ回路は動作せず、第２のＮＰＮト
ランジスタ１２、のベース電流が流れないのでオフにな
る。

そこで出力端子の電圧はほぼ第１の電源端子電圧に等し
い電圧となる。以上のようにして入力端子の状態に対応
した電圧を出力端子に出力することができる。以上のよ
うにして入力端子から入力された信号をレベル変換して
出力端子に出力することができる。

次に、第２図のレベル変換回路について説明する。

この回路は第１のＮＰＮトランジスタフ、のベースを電
流制限抵抗１７．を介して入力端子に接続してあり、入
力端子に加える論理信号がトーテムポール型の論理回路
の出力のように、ハイレベルの論理状態のときに電流を
流し出す形式の回路に対して使用することができるもの
で、入力端子がハイレベルの場合には電流制限抵抗１７
．を通じて第１のＮＰＮ　ｌ−ランジスタフ、にベース
電流が流れるためこのトランジスタはオンすることがで
き、後の回路を作動させることができる。

また入力端子が開放状態または接地状態のときには第１
のＮＰＮトランジスタ７、はオフすることになる。後の
回路については第１図の回路であってもよく、前記の場
合と同様に動作する。すなわち第２図の入力部の第１の
ＮＰＮトランジスタ７、の回路形成は入力端子に加える
論理回路の出力形式によって変更可能であり、第２図に
おける第３のＰＮＰ　トランジスタ９．の回路形成とは
独立に組み合わせて使用可能であることを示している。

また、第２図は第３のＰＮＰトランジスタ９゜のベース
、エミッタ間電圧を補償するための、ダイオード接続し
た第４のＰＮＰ　トランジスタ１３、を短絡除去した構
成であり、動作は第１−のＮＰＮトランジスタ７、がオ
ンした場合には、第３のｒ’ＮＩ）ｌ−ランジスタ９．
のベースが電流制限抵抗８、とベース抵抗１６．の比で
定まる電圧にバイアスされ一エミッタはベース・エミッ
タ間電圧骨だけ高い電圧になる。このため第３のＰＮＰ
トランジスタ９．はエミッタ抵抗１５．で定まる定電流
源となり、コレクタから電流を流し出し、第２のＮＰＮ
トランジスタ１２、をオンさせることができる。

一方第１のＮＰＮトランジスタ７、がオフした場合には
、第３のＰＮＰトランジスタ９．はオフするため、第２
のＮＰＮトランジスタ１２．もオフすることになる。

この部分の動作については第１図のカレントミラー回路
の動作と同じであり、他の部分の回路は第１図の回路で
あってもよく一上記の場合と同様に動作し、、レベル変
換を行うことができる。すなわち第２図の第３のＰＮＰ
トランジスタ９．の回路形式については第１の電源端子
に加える電圧が十分大きく、トランジスタのベース・エ
ミッタ間電圧が回路設計上、無視できる場合に用いるこ
とができ、第２図における第１のＮＰＮ　ｌ−ランジス
タフ、による入力部の回路形式とは独立に組み合わせて
使用可能であることを示している。

前記の実施例中で使用しているベース抵抗３゜及び１１
．につぃては、第１のＰＮＰトランジスタ４．及び第２
のＮＰＮＦ−ランジスタ１２．のオフ時間がこのレベル
変換回路の動作させる時間と比較して無視できる場合に
は省略しても構わないまた、実施例中のエミッタ抵抗５
．につぃては、貫通電流の電流制限の目的で使用してい
るので、　ｆ’を通電流が流れる他の場所に挿入しても
構わない。また、貫通電流が無視できれば削除しても楕
わない。

さらに第１図のダイオード接続した第４のＰＮＰトラン
ジスタ１３．につぃては、第３のＰＮＰトランジスタ９
．のベース、エミッタ間の特性と類似したダイオードに
置き換えても構わない。

［発明の効果］ 以上説明したように本発明は、供給される電源電圧の動
作範囲を広くしても、少ない消費電流で動作可能で、し
かも正負側の出力回路の動作時間がほぼ等しくない、貫
通電流が減少し、スイッチングノイズの少ない動作を行
えるという効果がある。

このため、パーソナルコンピュータと電子手帳等のデー
タの送受信に用いるインタフェース回路に適する効果も
ある。

【図面の簡単な説明】 第１図は本発明の一実施例であり、第２図は本発明の他
の実施例、第３図は従来例である。 ■、・・・ベース抵抗、２．・・・電流制限抵抗、３．
・・・ベース抵抗、４．・・・第１のＰＮＰトランジス
タ、５．・・・エミッタ抵抗、６・・・第２のＰＮＰト
ランジスタ、７．−−・第１のＮＰＮトランジスタ、８
．・・・電流制限抵抗、９．・・・第３のＰＮＰトラン
ジスタ、１０、・・・コレクタ抵抗、１１．・・−ベー
ス抵抗、１２．・・・第２のＮＰＮトランジスタ、１３
、・・−第４のＰＮＩ）トランジスタ、１４゜・・エミ
ッタ抵抗−１５，・・・エミッタ抵抗、１６、・−・ベ
ース抵抗、１７．・・・電流制限抵抗、１８．・・・電
流制限抵抗−ＩＮ−・・入力端子、ＯＵＴ・・・出力端
子、＋Ｖｃｃ・・・第１の電源端子、−Ｖ、ア・・・第
２の電源端子。

Claims (4)

【特許請求の範囲】
1. （１）、所定のスレシホールド電圧によって２値を表現
   する論理信号を、この論理信号と異なるスレシホールド
   電圧の論理信号に変換するためのレベル変換回路におい
   て、 入力端子に接続されたベースを有し、エミッタ接地され
   た第１のＮＰＮトランジスタを備え、第１の電源端子か
   らベース抵抗を介して前記ベースに接続された入力回路
   と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第１の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、コレクタからコレクタ抵抗を介して接
   地された第１のＰＮＰトランジスタと、この第１のＰＮ
   Ｐトランジスタのコレクタに接続されたベースを有し、
   エミッタ抵抗を介して前記第１の電源端子に接続された
   エミッタを有し、出力端子に接続されたコレクタを有す
   る第２のＰＮＰトランジスタとを備えた第１の電圧出力
   回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第２の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、次段トランジスタに電流を流すコレク
   タによる第３のＰＮＰトランジスタと、この第３のＰＮ
   Ｐトランジスタのベースに対してコレクタとベースを接
   続し、エミッタ抵抗を介して、前記第１の電源端子に接
   続され、前記第３のＰＮＰトランジスタと共にカレント
   ミラー回路を構成する第４のＰＮＰトランジスタと、第
   ２の電源端子に接続されたエミッタを有し、前記第３の
   ＰＮＰトランジスタのコレクタに接続されたベースを有
   し、出力端子に接続されたコレクタを有する第２のＮＰ
   Ｎトランジスタとを備えた第２の電圧出力回路とを具備
   したことを特徴とするレベル変換回路。
2. （２）、所定のスレシホールド電圧によって２値を表現
   する論理信号を、この論理信号と異なるスレシホールド
   電圧の論理信号に変換するためのレベル変換回路におい
   て、 入力端子に一端が接続された電流制限抵抗と、この電流
   制限抵抗の他端がベースに接続され、エミッタ接地され
   た第１のＮＰＮトランジスタを備えた入力回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第１の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、コレクタからコレクタ抵抗を介して接
   地された第１のＰＮＰトランジスタと、この第１のＰＮ
   Ｐトランジスタのコレクタに接続されたベースを有し、
   エミッタ抵抗を介して前記第１の電源端子に接続された
   エミッタを有し、出力端子に接続されたコレクタを有す
   る第２のＰＮＰトランジスタとを備えた第１の電圧出力
   回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第２の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、次段トランジスタに電流を流すコレク
   タによる第３のＰＮＰトランジスタと、この第３のＰＮ
   Ｐトランジスタのベースに対してコレクタとベースを接
   続し、エミッタ抵抗を介して、前記第１の電源端子に接
   続され、前記第３のＰＮＰトランジスタと共にカレント
   ミラー回路を構成する第４のＰＮＰトランジスタと、第
   ２の電源端子に接続されたエミッタを有し、前記第３の
   ＰＮＰトランジスタのコレクタに接続されたベースを有
   し、出力端子に接続されたコレクタを有する第２のＮＰ
   Ｎトランジスタとを備えた第２の電圧出力回路とを具備
   したことを特徴とするレベル変換回路。
3. （３）、所定のスレシホールド電圧によって２値を表現
   する論理信号を、この論理信号と異なるスレシホールド
   電圧の論理信号に変換するためのレベル変換回路におい
   て、 入力端子に接続されたベースを有し、エミッタ接地され
   た第１のＮＰＮトランジスタを備え、第１の電源端子か
   らベース抵抗を介して前記ベースに接続された入力回路
   と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第１の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、コレクタからコレクタ抵抗を介して接
   地された第１のＰＮＰトランジスタと、この第１のＰＮ
   Ｐトランジスタのコレクタに接続されたベースを有し、
   エミッタ抵抗を介して前記第１の電源端子に接続された
   エミッタを有し、出力端子に接続されたコレクタを有す
   る第２のＰＮＰトランジスタとを備えた第１の電圧出力
   回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第２の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記一端が第１の電源端子に接続
   されたベース抵抗と、エミッタ抵抗を通じて第１の電源
   端子に接続されたエミッタと、次段トランジスタに電流
   を出力するコレクタによる第３のＰＮＰトランジスタと
   、エミッタが第２の電源端子に接続され、ベースが前記
   第３のＰＮＰトランジスタのコレクタに接続され、コレ
   クタが出力端子に接続された第２のＮＰＮトランジスタ
   とを備えた第２の電圧出力回路を具備したことを特徴と
   するレベル変換回路。
4. （４）、所定のスレシホールド電圧によって２値を表現
   する論理信号を、この論理信号と異なるスレシホールド
   電圧の論理信号に変換するためのレベル変換回路におい
   て、 入力端子に一端が接続された電流制限抵抗と、この電流
   制限抵抗の他端がベースに接続され、エミッタ接地され
   た第１のＮＰＮトランジスタを備えた入力回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第１の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記第１の電源端子に接続された
   エミッタを有し、コレクタからコレクタ抵抗を介して接
   地された第１のＰＮＰトランジスタと、この第１のＰＮ
   Ｐトランジスタのコレクタに接続されたベースを有し、
   エミッタ抵抗を介して前記第１の電源端子に接続された
   エミッタを有し、出力端子に接続されたコレクタを有す
   る第２のＰＮＰトランジスタとを備えた第１の電圧出力
   回路と、 前記第１のＮＰＮトランジスタのコレクタに一端が接続
   された第２の電流制限抵抗と、この電流制限抵抗の他端
   にベースが接続され、前記一端が第１の電源端子に接続
   されたベース抵抗と、エミッタ抵抗を通じて第１の電源
   端子に接続されたエミッタと、次段トランジスタに電流
   を出力するコレクタによる第３のＰＮＰトランジスタと
   、エミッタが第２の電源端子に接続され、ベースが前記
   第３のＰＮＰトランジスタのコレクタに接続され、コレ
   クタが出力端子に接続された第２のＮＰＮトランジスタ
   とを備えた第２の電圧出力回路を具備したことを特徴と
   するレベル変換回路。