JPH01189221A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01189221A JPH01189221A JP63012891A JP1289188A JPH01189221A JP H01189221 A JPH01189221 A JP H01189221A JP 63012891 A JP63012891 A JP 63012891A JP 1289188 A JP1289188 A JP 1289188A JP H01189221 A JPH01189221 A JP H01189221A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- output
- vsat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電圧を比較する回路（コンパレータ回路）に
おいて、回路動作に必要な電流の供給量のＮｉ１（低消
費電力化）に関するものである。
おいて、回路動作に必要な電流の供給量のＮｉ１（低消
費電力化）に関するものである。
第３図は従来の電圧比較回路であり、図において、（１
）は電流源、（２）は電流源の電流値を次段につたえる
トランジスタ、（３）はこの電流情報を受は電圧比較回
路に電流を供給する。電流供給トランジスタ、（４）は
ベース端子を入力端子とする電圧比較トランジスタ、（
５）はベース端子を基準電圧（６）とする電圧比較トラ
ンジスタ、（７１，＋８１はトランジスタ＋４）、 （
５）のコレクタ電流をＧＮＤに逃がすためのトランジス
タ、（９１は出カバソファトランジスタ、θ場は出カブ
ルアツブ抵抗である。
）は電流源、（２）は電流源の電流値を次段につたえる
トランジスタ、（３）はこの電流情報を受は電圧比較回
路に電流を供給する。電流供給トランジスタ、（４）は
ベース端子を入力端子とする電圧比較トランジスタ、（
５）はベース端子を基準電圧（６）とする電圧比較トラ
ンジスタ、（７１，＋８１はトランジスタ＋４）、 （
５）のコレクタ電流をＧＮＤに逃がすためのトランジス
タ、（９１は出カバソファトランジスタ、θ場は出カブ
ルアツブ抵抗である。
次に動作について説明する。入力電圧を基準電圧（６）
より小くした場合、電流供給トランジスタ（３）から供
給された電流は電圧比較トランジスタ〔４）を介し、出
力トランジスタ（８）のベースに供給され、出力トラン
ジスタが°ＯＮ’ Ｌ、出力を“Ｌ”状態とする。一方
、人力電圧を基準電圧で６）より大きくした場合、電流
供給トランジスタ（３）がら供給された電流は、電圧比
較トランジスタ（４）ではなく、電圧比較トランジスタ
（５）に流れるので、出方トランジスタ（９）のベース
に電流は供給されず、出力トランジスタ（９）は“ＯＦ
Ｆ” Ｌ、出力“Ｈ”状態とする。
より小くした場合、電流供給トランジスタ（３）から供
給された電流は電圧比較トランジスタ〔４）を介し、出
力トランジスタ（８）のベースに供給され、出力トラン
ジスタが°ＯＮ’ Ｌ、出力を“Ｌ”状態とする。一方
、人力電圧を基準電圧で６）より大きくした場合、電流
供給トランジスタ（３）がら供給された電流は、電圧比
較トランジスタ（４）ではなく、電圧比較トランジスタ
（５）に流れるので、出方トランジスタ（９）のベース
に電流は供給されず、出力トランジスタ（９）は“ＯＦ
Ｆ” Ｌ、出力“Ｈ”状態とする。
つまり第４図に示すように入力電圧〈基準電圧（６）で
出力状態゛Ｌ゛とじ、入力端子〉基準電圧（６）で出力
状態“Ｈｏとするような、電圧比較動作する。
出力状態゛Ｌ゛とじ、入力端子〉基準電圧（６）で出力
状態“Ｈｏとするような、電圧比較動作する。
上記のような回路では、トランジスタ＋４１，１５１゜
＋７１． （８１を動作させるための電流、つまり電流
供給トランジスタコレクタ電流を常に流しつづけており
、消費電力が大きくなるという点で問題であった。
＋７１． （８１を動作させるための電流、つまり電流
供給トランジスタコレクタ電流を常に流しつづけており
、消費電力が大きくなるという点で問題であった。
この発明は、かかる問題点を解決するためになされたも
ので、電流供給トランジスタからの電流を必要な場合の
み、つまり出力状態が“Ｈ”か“Ｌ”かのどちらかの片
状前の場合のみ流し、電流供給トランジスタからの電流
が不必要な、出力状態においては電流を流さないように
して、低消費電力化を図ることを目的とする。
ので、電流供給トランジスタからの電流を必要な場合の
み、つまり出力状態が“Ｈ”か“Ｌ”かのどちらかの片
状前の場合のみ流し、電流供給トランジスタからの電流
が不必要な、出力状態においては電流を流さないように
して、低消費電力化を図ることを目的とする。
この発明に係る電圧比較回路（コンパレータ回路）は、
電流供給トランジスタと、電圧比較トランジスタとの間
に、電流を供給するという動作を“ＯＮ″、“ＯＦＦ”
させる電流スイッチトランジスタを挿入したものである
。
電流供給トランジスタと、電圧比較トランジスタとの間
に、電流を供給するという動作を“ＯＮ″、“ＯＦＦ”
させる電流スイッチトランジスタを挿入したものである
。
電流供給トランジスタの、コレクタ電流が必要なのは、
この電流が出カバソファトランジスタのベース電流とな
る場合のみ、つまり出力“Ｌ”状態の場合のみ必要であ
り、出力“Ｈ”状態の場合は必要でない。
この電流が出カバソファトランジスタのベース電流とな
る場合のみ、つまり出力“Ｌ”状態の場合のみ必要であ
り、出力“Ｈ”状態の場合は必要でない。
この発明においては、電流供給トランジスタの電流が必
要な出力“Ｌ”状態では電流スイッチトランジスタは“
ＯＮ”するので電流が供給されるが、電流供給トランジ
スタの電流が不必要な出力“Ｈ”状態では電流スイッチ
トランジスタは“ＯＦＦ”するので電流が流れない。
要な出力“Ｌ”状態では電流スイッチトランジスタは“
ＯＮ”するので電流が供給されるが、電流供給トランジ
スタの電流が不必要な出力“Ｈ”状態では電流スイッチ
トランジスタは“ＯＦＦ”するので電流が流れない。
第１図はこの発明の一実施例を示す構成図であり、＋１
）〜ＯＩは上記従来回路と全く同一のものである。αυ
は電流スイッチトランジスタ、＠はレベルシフト用ダイ
オードである。
）〜ＯＩは上記従来回路と全く同一のものである。αυ
は電流スイッチトランジスタ、＠はレベルシフト用ダイ
オードである。
上記のように構成された電圧比較回路において、入力電
圧ｖ、、＜ ｖＣＣＶｓａ＆ ２ Ｖ□の場合、電流
スイッチトランジスタは“ＯＮ”し、電流供給トランジ
スタからの電流は、電圧比較トランジスタに供給される
。一方入力電圧ｖ、ｍ 〉Ｖ ｃｇ Ｖ ｍａ＆−２
Ｖ□の場合、電流スイッチトランジスタは’ＯＦＦ″し
、電流供給トランジスタは流れない。
圧ｖ、、＜ ｖＣＣＶｓａ＆ ２ Ｖ□の場合、電流
スイッチトランジスタは“ＯＮ”し、電流供給トランジ
スタからの電流は、電圧比較トランジスタに供給される
。一方入力電圧ｖ、ｍ 〉Ｖ ｃｇ Ｖ ｍａ＆−２
Ｖ□の場合、電流スイッチトランジスタは’ＯＦＦ″し
、電流供給トランジスタは流れない。
ただし、Ｖ ｓａｔ は電流供給トランジスタ（３）の
飽和電圧であり、２Ｖｍｔは電流供給トランジスタと、
レベルシフトダイオード（ロ）のＶ。のことである。
飽和電圧であり、２Ｖｍｔは電流供給トランジスタと、
レベルシフトダイオード（ロ）のＶ。のことである。
ソコテ今、Ｖｒｓｔ 〈Ｖｃｃ Ｖｓａｚ ２
Ｖ＋＋ｚと設定すれば、第３図に示す電圧比較動作にお
いて、出力“Ｌ”状態では、電流供給トランジスタの電
流を流すが、入力電圧Ｖ ｉＲ＞ Ｖ （Ｃ”” Ｖ
＠ａｔ ”−２Ｖｍｔである。出力“Ｈ２”状態では電
流供給トランジスタの電流を流さないようにできる。
Ｖ＋＋ｚと設定すれば、第３図に示す電圧比較動作にお
いて、出力“Ｌ”状態では、電流供給トランジスタの電
流を流すが、入力電圧Ｖ ｉＲ＞ Ｖ （Ｃ”” Ｖ
＠ａｔ ”−２Ｖｍｔである。出力“Ｈ２”状態では電
流供給トランジスタの電流を流さないようにできる。
第１図の回路構成では、電流供給トランジスタの電流流
さない領域（“Ｈ２″領域）は■、、、〉Ｖｃｃ Ｖ
ｓ−ｔ −２Ｖａ！であるが、レベルシフトダイオード
＠に、ダイオードをさらにシリーズに追加したり、代り
に他のレベルシフト用ダイオードを付加することにより
、電流を流さない領域（１Ｈ２”領域）をシフトするこ
とができる。
さない領域（“Ｈ２″領域）は■、、、〉Ｖｃｃ Ｖ
ｓ−ｔ −２Ｖａ！であるが、レベルシフトダイオード
＠に、ダイオードをさらにシリーズに追加したり、代り
に他のレベルシフト用ダイオードを付加することにより
、電流を流さない領域（１Ｈ２”領域）をシフトするこ
とができる。
なお、上記実施例では、ＰＮＰ ）ランジスタで構成し
た電圧比較回路について適用したが、他にも、ＮＰＮ
トランジスタで構成した電圧比較回路（第２図）にも適
用できる。
た電圧比較回路について適用したが、他にも、ＮＰＮ
トランジスタで構成した電圧比較回路（第２図）にも適
用できる。
さらに他の一般的電圧比較回路にも適用できる。
〔発明の効果〕
この発明は以上説明した通り、電圧比較回路に、電流供
給する動作をスイッチするトランジスタを備えることに
より、電圧比較回路の消費電力を小さ（するという効果
がある。
給する動作をスイッチするトランジスタを備えることに
より、電圧比較回路の消費電力を小さ（するという効果
がある。
第１図はこの発明の一実施例を示す回路図、第２図は、
この発明の他の実施例を示す回路図、第３図は、従来の
電圧比較回路、第４図は、回路動作の説明図である。 図において、（３）は電流供給トランジスタ、（４）。 （５）は電圧比較トランジスタ、（９）はバンファトラ
ンジスタである。 代理人 大 岩 増 雄 第１図 第４図
この発明の他の実施例を示す回路図、第３図は、従来の
電圧比較回路、第４図は、回路動作の説明図である。 図において、（３）は電流供給トランジスタ、（４）。 （５）は電圧比較トランジスタ、（９）はバンファトラ
ンジスタである。 代理人 大 岩 増 雄 第１図 第４図
Claims (1)
- （１）エミッタ端子どうしを接続した２つのトランジス
タで、一方のトランジスタのベースを基準電圧とし、他
方のベースを入力端子とした電圧比較回路（コンパレー
タ回路）において、この二つの電圧比較トランジスタの
エミッタ電流を供給する電流供給トランジスタと、入力
電圧レベルを検出して、電流供給トランジスタの電流を
電圧比較トランジスタに供給するという動作を、“ＯＮ
”、“ＯＦＦ”させる電流スイッチトランジスタを備え
ることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012891A JPH01189221A (ja) | 1988-01-22 | 1988-01-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012891A JPH01189221A (ja) | 1988-01-22 | 1988-01-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189221A true JPH01189221A (ja) | 1989-07-28 |
Family
ID=11818017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012891A Pending JPH01189221A (ja) | 1988-01-22 | 1988-01-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189221A (ja) |
-
1988
- 1988-01-22 JP JP63012891A patent/JPH01189221A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02100419A (ja) | Ｅｃｌ回路 | |
| JPH01189221A (ja) | 半導体集積回路装置 | |
| JPS59195840U (ja) | 負荷駆動回路 | |
| JPH05121650A (ja) | 半導体集積回路装置 | |
| US20020145411A1 (en) | Current source able to operate at low supply voltage and with quasi-null current variation in relation to the supply voltage | |
| JPH03160603A (ja) | 電流切換回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JPH033000Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0521124Y2 (ja) | ||
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH01164060A (ja) | 半導体装置 | |
| JPH03283914A (ja) | レベル変換回路 | |
| JPS6124325A (ja) | スイツチング回路 | |
| JPH01220517A (ja) | スイッチ回路 | |
| JPH03103025A (ja) | 半導体集積回路装置 | |
| JPH03162122A (ja) | スイッチ回路 | |
| JPH0587841A (ja) | 電圧レベル検出回路 | |
| JPS58105628A (ja) | インタ−フエイス回路 | |
| JPH03244011A (ja) | 定電流回路 | |
| JPS6315526A (ja) | ドツト化回路 | |
| JPS5853523B2 (ja) | ヒセンケイインピ−ダンスカイロ | |
| JPH01258016A (ja) | スタンバイ回路 | |
| JPS63246022A (ja) | 半導体集積回路装置 | |
| JPS58219822A (ja) | アナログスイツチ回路 |