JPS6315526A - ドツト化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はドツト化回路（ｄｏｔｔｉｎｇ　ｃｉｒｃｕｉ
ｔ　）　、より具体的に言えば、エンジニャリング変更
回路（ＥＣ回路）及びデコーダ回路に使うための禁止機
能を有する新規なドツト化回路に関する。

Ｂ、従来の技術 一方のドツト化された入力トランジスタの導通を禁止し
ている間に、他方のドツト化された入力トランジスタを
ラインに切換えるスイッチ機能を有し、２個の入力トラ
ンジスタのドツト化を必要とする多くのアプリケーショ
ンがある。そのようなアプリケーションの内の一つは、
集積回路のエン、ジニャリング変更（技術変更）用の電
子回路を設計する場合に見出される。そのようなＥＣ回
路をデザインするために、チップのモジュール中に埋め
込まれた配線に接続されている入出力（工１０）ピンへ
接続されている第１の入力トランジスタを有する受は入
れ回路が設計される。この埋め込み配線は、例えば、そ
のモジュール上の他のチップＩ　／　Ｏピンへ接続する
ことが出来る。更に、ＥＣ回路は、チップの外部にある
モジュール上に設けられているｇｃパッドへ接続された
第２のトランジスタ入力スイッチが設けられている。こ
のＫ　Ｃハツト＆；Ｌ　例えば一方のチップから他方の
チップへの接続について、モジュール表面に露出した配
線部分として使うことが出来るので、これによりエンジ
ニャリング変更を容易にする。このような構成において
、これらの２個の入力トランジスタ・スイッチのうちの
一方だけからの信号をチップの中の他の回路に印加する
ことを必要とする。

従って、モジュールに埋め込まれた配線へ接続されてい
る通常の入力トランジスタと、モジュールの表面にある
外部のＥＣパッドへ接続されているＥＣ）ランジスタ・
スイッチとの間を切り換える成る種の手段が必要となる
。

スイッチ機能と組み合わされて、ドツト化回路を必要と
する他のアプリケーションはデコーダ回路である。

上述の２つのアプリケーションに共用することの出来る
万能ロジック回路に要求される要件は、その万能ロジッ
ク回路が真数及び補数出力を同時に与えることである。

ロジック回路に課される上述の要件は、コレクタ切換え
型（ｃｏｌｌｏｃｔｏｒ−ｓｗｉｔｃｈ−θｄ）のエミ
ッタフォロワ（ＯＳ　Ｅ　Ｆ）回路において、真数出力
及び補数出力を常に発生させる場合、特に重要である。

補数出力を得るために、このようなアプリケーション中
に、特別のインバータ段を用いることは、そのインバー
タ段が回路速度に遅延を与えるので好ましいことではな
い。

Ｃ１発明が解決しようとする問題点 種々のアプリケーションに対して、従来から、種々のエ
ミッタのドツト化回路及びコレクタのドツト化回路が知
られている。然しなから、通常のエミッタ・ドツト化回
路は補数（位相が外れている）出力しか与えることが出
来ない。同様に、通常のコレクタ・ドツト化回路は真数
（位相が合致している）出力のみしか与えることが出来
ない。

加えて、２個のトランジスタのコレクタのドツト化は、
両方のトランジスタが導通状態にバイアスされたとき、
トランジスタのコレクタ中に、２倍増の電流を発生させ
る。この電流の倍増は、夫々の入力トランジスタのコレ
クタ電圧をそれらの夫々のベース電圧以下の値に駆動し
て、これらのトランジスタを飽和させる。このような飽
和されたトランジスタは、非飽和のトランジスタと比較
して顕著にスイッチ速度が低下する。このトランジスタ
飽和を阻止するために、通常、フレフタ抵抗に跨がって
電圧クランプ装置が接続される。然しなから、電圧クラ
ンプ装置（代表的にはダイオード）はそれらのコレクタ
に対して負荷として作用するので、トランジスタのスイ
ッチ速度を低下させる。

本発明は通常の下ット化回路が持つ上述の欠点を救済す
ることを意図するものである。本発明によって与えられ
る利益は、入力トランジスタの切換えをトランジスタ回
路のドツト化と組み合わせることが出来、しかも、その
回路から真数及び補数出力値の両方を同時に得ることが
出来ることにある。本発明により与えられる他の利益は
、入力のコレクタ／ドレイン抵抗に流れる電流と、基準
トランジスタとがドツト化により影響を受けないので、
電圧クランプ回路が不必要であることである。従って、
電圧クランプ回路を使用することによって生ずる、トラ
ンジスタの切換え遅延を回避することが出来る。

Ｄ１問題点を解決するための手段 簡単に言うと、本発明はスイッチ装置のドツト化回路に
おいて、真数出力と補数出力とを、最小限の遅延時間で
同時に発生するドツト化回路であり、その回路は、 電圧源と、 第１及び第２端部を有し、且つ第１入力ラインに接続さ
れた制御入力端子を有する第１入力スイッチと、 第１及び第２端部を有し、且つ第２入力ラインに接続さ
れた制御入力端子を有する第２入力スイッチと、 電流が流れたときに電圧降下を発生するために、電圧源
と、第１及び第２入力スイッチの第１端部との間に接続
された第１抵抗器手段と、補数出力電圧を得るために、
第１及び第２入力スイッチの第１端部に接続された手段
と、第１及び第２端部及び制御入力端子を有する第１基
窄（ｒｅｆｅｒｅｎｃｅ　）スイッチと、第１及び第２
端部及び制御入力端子を有する第２基準スイッチと、 電流が流れたときに電圧降下を発生するために、電源と
、第１及び第２基準スイッチの第１端部との間に接続さ
れた第２抵抗器手段と、 真数出力電圧を得るために、第１及び第２基準スイッチ
の第１端子に接続された手段と、ほぼ一定の電流を供給
するための電流供給手段と− 第１入力スイッチ及び第１基準スイッチの第２端部へ電
源を接続する第１制御手段が設けられ、且つ、その第１
制御手段は、この第１制御手段が第１入力スイッチ及び
第１基準スイッチへ電流が流れるのを許容するか禁止す
るかを選ぶための第１ロジック信号を受は取る第１制御
入力を含んでいることと、 第２入力スイッチ及び第２基準スイッチの第２端部へ電
流供給手段を通常接続する第２制御手段が設けられ、且
つその第２制御手段は、第１制御手段が第１入力スイッ
チ及び第１基準スイッチへ電流を供給しているときにだ
け、第２入力スイッチ及び第２基準スイッチへ電流を供
給するのを禁止する手段を含んでいることとで構成され
ている。

良好な実施例では上述のスイッチや制御手段はトランジ
スタを含んでいる。加えて、上述の回路は、少くとも１
個の二重型エミッタ／ソースの第３入力トランジスタを
含んでおり、このトランジスタは、そのコレクタ／ドレ
インは第１及び第２トランジスタ・スイッチの第１の端
部に接続されており、１方のエミッタ／ソースは第１入
力トランジスタ・スイッチ及び第１基準トランジスタ・
スイッチの第２端部に接続されており、そして、他方の
エミッタ／ソースは第２トランジスタ入力スイッチ及び
第２基準トランジスタ・スイッチの第２端部へ接続され
ている。

１実施例においては、第１制御手段は、第１入力スイッ
チ及び第１基準スイッチの第２端部へ接続されているコ
レクタ／ドレインと、電源へ接続されているエミッタ／
ソースと、第１ロジック信号を受は取るために接続され
たベース／ゲートとを有するトランジスタで構成されて
いる。加えて、第２ＭＪ御手段は第２入力スイッチ及び
第２基準スイッチの第２端部に接続されたコレクタ／ド
レインと、電源に接続されたエミッタ／ソースと、第１
制御手段が第１入力スイッチ及び第１基準スイッチへ電
流を与えているときにだけ、第２入力スイッチ及び第２
基準スイッチへの電流供給を禁止するための第２ロジッ
ク信号を受は取るために接続されたベース／ゲートとを
有するトランジスタで構成される。

良好な実施例では、電流供給手段は第１入力トランジス
タ・スイッチ及び第１基準トランジスタ・スイッチのエ
ミッタ／ソースへ電流を供給するように接続された出力
端子を有する第１の電流供給源と、第２入力トランジス
タ・スイッチ及ヒ第２基準トランジスタ・スイッチのエ
ミッタ／ソースへ電流を供給するように接続された出力
端子を有する第２電流供給回路とで構成される。従って
、第１制御手段は第１電流供給回路の出力端子へ接続さ
れたエミッタ／ソースと、電圧源に接続されたコレクタ
／ドレインと、第１ロジック信号を受は取るために接続
されたベース／ゲートとを有する第１電流転換トランジ
スタで構成される。同様に、第２制御手段は、第２を流
源回路の出力に接続されたエミッタ／ソースと、電圧源
へ接続されたコレクタ／ドレインと、第１ロジック信号
の補数である第２ロジック信号を受は取るように接続さ
れたベース／ゲートとを有する第２電流転換トランジス
タで構成される。加えて、この良好な実施例においては
、真数及び補数出力電圧取得手段はエミッタ／ソース・
フォロワ回路を含んでいる。

Ｅ、実施例 本発明は集積回路チップの新規なドツト化回路に関し、
そのドツト化回路はラインの切換えと、真数及び補数出
力とを与え、しかも、標準的なコレクタ／ドレイン回路
の電圧クランプ装置が不必要となることである。この回
路は、２個以上の入力トランジスタのコレクタ／ドレイ
ンのドツト化と、それらの夫々の基準トランジスタのド
ツト化と、１個の入力トランジスタ及び一定電流源への
基準トランジスタのエミッタ／ソースのドツト化と、他
の入力トランジスタ及び他の一定電流源への他の基準ト
ランジスタのエミッタ／ソースのドツト化と、ロジック
制御信号に従って、エミッタ／ソース・ドツト化回路の
１個だけに電流を流させる禁止回路手段とによって実行
される。

第１図は、本発明の良好な実施例を示す図である。この
実施例の回路は、電圧源１０と、第１の端部１４及び第
２の端部１６を有する第１の入力スイッチと、第１の入
力ラインへ接続される制御入力端子１８とを含んでいる
。典型例では、この制御入力端子１８はチップの外部に
あるモジュールに設けられ、且つモジュール中の埋め込
み配線へ接続されている工１０端子に接続される。

更に、この回路は、第１端子２４及び２６を有する第２
の入力スイッチと、第２の入力ラインへ接続される制御
入力端子２８とを含んでいる。典型例では、第２の入力
スイッチ２２のこの制御入力端子はチップの外部にある
モジュール上の他の工１０端子に接続される。例えば、
この入力端子２日はチップの外部のモジュール上に設け
られた１ｃｃパツドに接続することが出来る。更に、本
発明のこの回路は、電源１０と第１及び第２の入力スイ
ッチ１２及び２２の第１端部１４及び２４との間に第１
の抵抗器手段を含んでいる。この第１の抵抗器手段は、
電流がこの手段を流れたとき、電圧降下を生じさせるた
めのものである。この第１抵抗器手段は、回路技術で良
く知られているような種々の回路構成によって実行する
ことが出来る。第１図に示された実施例では、第１抵抗
器手段３２は電源１０と、第１及び第２のスイッチ１２
及び２２の第１端部１４及び２４との間で、抵抗器３０
と共に直列に接続されている。

更に、第１図の回路は、補数出力電圧を得るために、第
１及び第２の入力スイッチ１２及び２２の第１端部１４
及び２４に接続された手段３６を含む。例えば、この手
段６６はこれらのスイッチの第１端部１４及び２４に接
続された単なるライン６８で構成される。良好な実施例
では、この手段３６は補数出力を得るために、標準的な
電圧変換回路の手段によって実行される。代表的なその
ような電圧変換回路は、標準的なロジックの規約により
要求されているような入力電圧値を複写するのに使われ
る。第１図に示された回路において、電圧変換回路６６
は電源４４から抵抗器４２を通ってエミッタフォロワ構
成に接続されているトランジスタ４０によって形成され
ている。補数出力はエミッタ出力線４６から取り出され
る。このようなエミッタフォロワ回路は第１図に示した
土受は取り回路を妨害することなく、より大きな電流を
この回路に流すのを可能にする。

更に、第１図の回路は、第１の端部５４を有する第１の
基準スイッチ５２と、第２の端部５５と、制御入力端子
５８とを有する第１の基準スイッチ５２を含んでいる。

また、第２の基準スイッチが第１及び第２の端部及び制
御入力端子に設けられている。第１図に示された実施例
においては、第１及び第２の基準スイッチは共通の第１
端部５４と、共通の制御入力端子５８と、第１の基準ス
イッチの第２端部５５と、第２基準スイッチの第２端部
５６とを有するただ１個の二重型スイッチ回路、によっ
て実行されている。典型的な例においては、制御入力端
子５８は、接地電位の如き通常の基準電圧値源に接続さ
れる。

更に、第１図の回路は、電流が流れたとき、電圧降下を
発生させるために、電源１０と、第１及び第２の基準ス
イッチ５２の第１端部５４との間に接続された第２の抵
抗器手段を含んでいる。第１図の実施例においては、第
２の抵抗器手段の電圧源１０と、基準スイッチ５２の第
１端部５４との間で直列に接読された抵抗器３０及び６
４を含んでいる。

更に、第１図の回路は、真数電圧値出力を得るために、
第１及び第２の基準スイッチ５２の第１端部５４へ接続
されている手段６０を含んでいる。

既に述べたように、この手段６０は線６２によって単純
に実行される。良好な実施例においては、この手段６０
はエミッタフォロワ形式の電圧変換回路６４により実行
される。このエミツタ７オロワ回路は電源６８から抵抗
器６６を通って接続されたトランジスタ６４を含む。従
って、真数出力はエミッタ出力線６５から取り出される
。

更に、第１１図の回路は、ほぼ一定の電流を与えるため
の電流源７０を含んでいる。加えて、この回路は、電流
源７０を、第１入力スイッチ１２及び第１基準スイッチ
夫々の第２端部１６及び５５に接続するための第１制御
手段７２を含んでいる。

この第１制御手段７２は、該第１制御手段が第１入力ス
イッチ１２と、第１基準スイッチの第２端部５５とに電
流を与えるのを許容するか、禁止するかの何れかを選ぶ
第１ロジック信号を受は取る第１制御入力端子７４を含
んでいる。同様に、この回路は通常、第２入力スイッチ
２２及び第２基準スイッチ夫々の第２端部２６及び５６
へ電流源手段７０を接続するための第２制御手段７６を
含む。更に、この第２制御手段７６は、第１制御手段７
２が第１入力スイッチ１２と、第１基準スイッチの第２
端部５５とに電流を供給しているときにのみ、第２入力
スイッチ２２と、第２基準スイッチの第２端部５６とに
電流を供給するのを禁止する手段を含んでいる。

本発明の実施例では、第１制御手段は第１及び第２端部
と制御入力端子とを有する第１制御スイッチを含んでい
る。第１制御スイッチの第１端部は、第１入力スイッチ
１２及び第１基準スイッチ夫々の第２端部１６及び５５
に接続され、そして、第１制御スイッチの第２端部は電
流源手段７０へ接続される。第１制御スイッチの制御入
力端子は第１ロジック信号を受は取るように接続される
。

同様に、第２制御手段７６は第１及び第２端部と、第１
の制御入力端子とを有する第２制御スイッチを含んでい
る。第２制御スイッチの第１端部は第２入力スイッチ２
２及び第２基準スイッチ夫々の第２端部２６及び５６へ
接続される。第２制御スイッチの第２端部は一定電流源
に接続される。第２制御スイッチの第１の制御入力端子
は、第１制御手段７２が第１入力スイッチ１２と、第１
基準スイッチの第２端部５５に電流を供給しているとき
にだけ、第２入力スイッチ２２及び第２基準スイッチの
第２端部５６への電流の供給を禁止するための第２ロジ
ック信号を受は取るように接続されている。

良好な実施例では、一定電流源手段７０は、第１入力ス
イッチ１２及び第１基準スイッチ夫々の第２端部１６及
び５５へ電流を印加するよう接続された出力端子を有す
る第１電流供給源９０を含む。更に、電流源手段７０は
第２入力スイッチ２２及び第２基準スイッチ夫々の第２
端部２６及び５６へ電流を印加するよう接続されている
出力端子を有する第２電流供給源１００を含んでいる。

・図示された実施例では、第１制御手段７２は、第１ロ
ジック信号に従って、第１電流供給源９０からの電流を
、第１入力スイッチ１２及び第１基準スイッチ５２から
切り離すための手段１１２を含んでいる。同様に、第２
制御手段７８は第２ロジック信号に従って、第２電流供
給源１００からの電流を、第２入力スイッチ２２及び第
２基準スイッチの第２端部５６から切り離すための手段
１２２を含む。

第１及び第２入力スイッチ１２及び２２と、第１及び第
２基準スイッチ５２と、第１及び第２制御手段７２及び
７６は、種々の半導体スイッチのデバイスを利用した種
々のスイッチ回路構成によって実行することが出来る。

一つの実施例として、上述したスイッチは電界効果トラ
ンジスタにより実行することが出来る。図示された実施
例では、入力スイッチ、基準スイッチ、電圧変換回路、
第１及び第２制御手段はバイポーラ・トランジスタで実
行されている。図示の回路のバイポーラ・トランジスタ
はＮＰＮ）ランジスタである。然しなから、ＮＰＮ）ラ
ンジスタは使用法が容易であるという理由だけで用いら
れていることは注意を要する。図示されたバイポーラ・
トランジスタの回路では、各スイッチの第１端部はトラ
ンジスタのコレクタで構成され、各スイッチの第２端部
はトランジスタのエミッタで構成され、そして、各スイ
ッチの制御入力端子はトランジスタのベースで構成され
ている。

従って、図示された実施例では、第１入力スイッチ１２
及び第２入力スイッチ２２は、抵抗器６２である第１抵
抗器手段に接続されたコレクタ端部１４及び２４を有す
るトランジスタで構成されている。同様に、第１及び第
２基準スイッチ５２は第１基準トランジスタのエミッタ
５５と、第２基準トランジスタのエミッタ５６とを有す
る二重型エミッタ・トランジスタ５２により構成されて
いる。この二重型エミッタ・トランジスタ５２のコレク
タ端５４は抵抗器３４である第２抵抗器手段へ接続され
る。

同様に、補数出力電圧を得るための実行手段６６のスイ
ッチ４０は標準的なエミッタフォロワ構成のトランジス
タによって単純に実行される。同様に真数電圧出力を与
えるための実行手段６０のスイッチ６４は標準的なエミ
ッタフォロワ回路構成のトランジスタによって単純に実
行されている。

図示された実施例では、電流源手段７０は第１及び第２
の電流供給源を持っている。第１電流供給源は、第１入
力トランジスタ１２及び第１基準トランジスタの第２端
部１６及び５５へ電流を供給するのに接続されたコレク
タを有するトランジスタ９０により実行される。このト
ランジスタ９０のエミッタ出力は標準的な一定電流源の
抵抗器９２を経て電圧源９４へ接続される。同様に、第
２電流供給源は、第２入力トランジスタ２２及び第２基
準トランジスタ夫々の第２ｉ部２６及び５６へ接続され
ているコレクタを有するトランジスタ１００で構成され
ている。トランジスタ１００のエミッタ出力端は標準的
な一定電流供給源用抵抗器１０２を経て電圧源９４へ接
続される。トランジスタ９０及び１００の夫々のベース
９６及び１０６は標準バイアス用電圧Ｖｘへ接続される
。

良好な実施例では、標準バイアス用電圧Ｖｘはトランジ
スタ９０及び１００を一定の導通状態に維持するのに充
分な１直に設定されている。

図示の実施例において、第１制御手段７２は、第１ロジ
ック信号に従って、第１電流供給源トランジスタ９０か
らの電流を、第１入力スイッチ１２及び第１基準スイッ
チのエミッタ５５がら切離すための第１の手段を含んで
いる。図示の実施例では、この第１の電流切離し手段は
、電流源１２０へ接続されたコレクタ端１１４と、第１
電流供給トランジスタ９０のコレクタ出力端に接続され
たエミッタ端１１６と、第１ロジック信号を受は取るた
めの接続されたベース７４とを有するトランジスタ１１
２で構成される。同様に、第２制御手段７６は、第２電
流供給手段１００からの電流を、第２ロジック信号に従
って、第２入力スイッチ２２及び第２基準スイッチのエ
ミッタ５６から切離すための第２の手段を含んでいる。

図示の回路では、この第２の電流切離し手段は電圧源へ
接続されたコレクタ端１２４と、第２電流供給源トラン
ジスタ１００のコレクタ出力端に接続されたエミッタ端
１２６と、第２ロジック信号を、受は取るために接続さ
れたベース端８０とを有するトランジスタ１２２で構成
される。良好な実施例では、この第２ロジック信号は第
１ロジック信号の補数信号である。加えて、コレクタ端
１１４及び１２４は同じ電圧源１２０へ接続されるのが
好ましい。第１図では、この電圧源１２０は簡便にする
ため、電圧源１０と同じに設計される。

上述したような構成なので、図示された回路は第１入力
トランジスタ１２及び第２入力トランジスタ２２との間
のライン切換えを与え、しかも、真数出力と補数出力と
を同時に与えるよう特にデザインされていることが理解
出来る。これらの入力トランジスタのコレクタはドツト
化されているが、然し、それらは、これら２個の入力ト
ランジスタのうちの一方のトランジスタのみが任意の時
間で電流を受は取るように、制御された２本の別の電流
ラインから供給される。従って、これら２個のトランジ
スタ・スイッチのコレクタ・ドツト化は、これらのトラ
ンジスタの両方の入力、１８及び２８が同時に論理値１
、即ち正電圧の状態にある時、コレクタ抵抗器中の電流
を２倍にしない。

その結果、直流クランプ装置はこのコレクタ・ドツト化
回路には不必要である。

第１図の回路動作を以下に説明する。第１入力トランジ
スタ１２のベース端子１８へ接続された入力ライン上の
信号を、エミッタフォロワ出力８４６及び６５へ転送す
るために、第１制御トランジスタ１１２のベース端子７
４へ印加された第１ロジック信号は低電圧、例えば−０
，７ボルトに維持される。ベース・ライン７４上のこの
低電圧の第１ロジック信号によって、トランジスタ１１
２は非導通状態に維持される。従って、ライン１８上の
信号が高電位の時、第１入力トランジスタ１２は導通状
態にされて、電流路、即ち、抵抗器３０、抵抗器３２、
コレクタ端からエミッタ端１６を通るトランジスタ１２
、通常は導電状態にある第１電流供給トランジスタ９０
及び電圧源７０で形成される電流路に電流を流す。抵抗
＠３０及び抵抗器６２とで構成される第１抵抗器手段を
流れる電流によって生ずる電圧降下は、ドツト化された
コレクタ・ライン６８に低電位を発生する。例えばその
電圧は０．４ボルトである。エミッタ７オロワ・トラン
ジスタ４０のベース及びエミッタに跨がる公称電圧降下
によって、エミッタフォロワの出力ライン４６の電圧は
−０，４ボルトである。従って、第１入力トランジスタ
１２のベース入力１８に印加された高電位ロジック「１
」電圧はエミッタフォロワの出力ライン４６を低電位、
即ち、論理値ｒＯＪにさせる。従って、出力線４６のこ
の出力は回路の補数出力である。

既に述べたように、二重型エミッタ基準トランジスタ５
２のベース端子５８は接地電位のような通常の基準電位
に接続される。また、共通エミッタ・ライン１７の電圧
は、エミッタがライン１７に接続されているすべてのト
ランジスタの殆どの正のベース電圧によって決められる
。トランジスタ１２のベース入力１８の所の電圧が＋０
．４ボルトである時、ライン１７の電圧は、トランジス
タ１２に跨がる＋０．８ボルトのベース対エミツタノ電
圧降下によって、−０，４ボルトである。従ってトラン
ジスタ５２のエミッタ５５の電圧は−０，４ボルトであ
り、そして、トランジスタ５２のベース及びエミッタ間
にはたった０、４ボルトの電圧降下しかない。従って、
トランジスタ５２は、第１入力トランジスタ１２が導通
状態にあるとき、導通しない。従って、抵抗器６４には
電流が流れないから、トランジスタ５２のコレクタ出力
端子５４の電圧は点３１の電圧を取る。例えば、この電
圧は１．２ボルトである。コレクタ出力端５４の電圧は
、トランジスタ６４のベース及びエミッタ間の０．８ボ
ルトのエミッタフォロワ電圧降下によって、ライン６５
上の電圧を０．４ボルトに変換される。

この電圧は論理値「１」電圧として取扱われる。

従って、ライン６５上の出力は真数出力となる。

第１入力トランジスタ１２のベース入力１８の電圧が論
理値「０」にある場合、第１入力トランジスタ１２は非
導通になり、エミッタ１６及・び５５を第１電流供給ト
ランジスタ９０に接続するエミッタ・ライン１７の電圧
は−０，８ボルトに降下する。エミッタ・ライン１７の
この電圧Ｉ！下は、基準トランジスタ５２の接地されて
いるベース端子５８と、このトランジスタ５２のエミッ
タ端子５５との間に電圧降下を発生し、これにより二重
型エミッタの基準トランジスタ５２を導通させて、エミ
ッタ５５を通る電流を流す。第２抵抗器手段の抵抗器３
４を経て流れる上述の電流によって、基準トランジスタ
５２のコレクタ端子５４の電圧は０．４ボルトに降下す
る。この０．４ボルトの電圧は、エミッタフォロワ回路
６０によって、エミッタフォロワ出カライン６５上に−
０，４ボルトの電圧に変換される。さらに、第１抵抗器
手段の抵抗器３２を流れる電流はないから、共通コレク
タ・ライン３８の電圧は、点３１の電圧、即ち１．２ボ
ルトに上昇する。従って、エミッタフォロワ回路６６は
この１．２ボルトの電圧を、エミッタフォロワ出カライ
ン４６上の０．４ボルトの電圧に変換する。

若し、第２入力ラインから第２入力トランジスタ２２の
ベース２８へ入力を入れることが要求されたとすれば、
第１制御手段７２のトランジスタ１１２のベース端子７
４へ印加される第１ロジック信号は、ベース入力ライン
１８及び２８へ印加されている論理値「１」信号よりも
より高電位にされる。これに対して、第２制御手段７６
のトランジスタ１２２のベース端子８０へ印加される第
２論理信号は、ベース端子１８及び２８へ印加される論
理値「０」信号よりもより低電位にされる。

代表例としては、論理値「１」及び論理値「０」は＋０
．４ボルト及び−０，４ボルトの値を持っている。従っ
て、標準的な論理値「１」よりも高電位の適当なロジッ
ク信号は０．６ボルトであり、一方、標準的な論理値「
０」よりも低電位の適当なロジック信号は−０，６ボル
トである。第１制御トランジスタ１１２のベース端子７
４のより高い電圧は、第１電流供給トランジスタ９０を
通って流れる電流がトランジスタ１１２を通って電圧源
１２０へ転換されることと、共通エミッタ・ライン１７
には電流が流れないこととを保証する。さらに、第２制
御トランジスタ１２２のベース端子８０の非常に低い電
圧は、第２電流供給トランジスタ１００からの電流が共
通エミッタ・ライン２７に流れ、そして、第２入力トラ
ンジスタ２２のエミッタ端子２６及び第２基準トランジ
スタのエミッタ端子５６に流れるように、第２制御トラ
ンジスタが非導通に保たれるのを保証する。第２の入力
トランジスタと第２基準トランジスタのベアーは第１入
力トランジスタと第１基準トランジスタのべ了−と同じ
ように動作する。ベース端子２８の入力電圧が論理値「
１」にある時、第２入力トランジスタ２２は導通状態に
なり、第１抵抗器手段の抵抗器３２を通して電流を流す
。従って、共通コレクタ・ライン６８の電圧は約０．４
ボルトである。従って共通のエミッタ回路６６はこの電
圧を共通エミッタ出力ライン４６上に、−０，４ボルト
の補数電圧に変換する。同様に、第２抵抗器手段の抵抗
器３４を通る電流は流れないから、第２基準トランジス
タのコレクタ端子５４の電圧は点３１の電圧、即ち、１
．２ボルトをとる。従って、共通のエミッタトランジス
タ６４はこの電圧を、共通のエミッタ出力ライン６５上
に、０．４ボルトの真数出力に変換する。第２入力トラ
ンジスタのベース端子２８の電圧が論理値「０」にある
時、第２入力トランジスタ２２は非導通であり、エミッ
タ２６及び５６を接続する共通エミッタ・ラインは約−
〇、８ｆｆル）に降下する。エミッタ・ライン２７上の
この電圧降下は第２基準トランジスタによって、そのエ
ミッタ端子５６を通る電流を発生させる。

第２抵抗器手段の抵抗器３４を通る電流が流れるから、
第２基準トランジスタのコレクタ端子５４の電圧は０．
４ボルトに降下する。この０．４ボルトの電圧値は、共
通のエミッタトランジスタ６４によって、共通エミッタ
出力ライン６５上の−０，４ボルトの真数出力に変換す
る。

種々の付加的な回路スイッチのコレクタを共通のコレク
タ・ラインへドツト化することが出来ることは注意を向
ける必要がある。第１図には、共通コレクタ・ライン６
８にドツト化された夫々のコレクタを有する付加的なス
イッチ１３０．１３２及び１６４が示されている。これ
らのスイッチ１３０．１３２及び１３４は、簡単化する
目的で、二重型エミッタを有するＮＰＮ　）ランジスタ
で構成されている。これらの付加的な各トランジスタノ
一方のエミッタは第１電流供給トランジスタ９０へ接続
されている共通エミッタ・ライン１７へ接続される。こ
れらの付加的な各トランジスタの他方のエミッタは、第
２電流供給トランジスタ１００へ接続している共通エミ
ッタ・ライン２７へ接続される。第１電流供給トランジ
スタ９０か、又は第２電流供給トランジスタ１００のう
ちの何れか一方のトランジスタは常に導通しているので
、これらの付加的なトランジスタのベースが論理値、「
１」状態にあるときは何時でも、これらのトランジスタ
に電流を流すことが出来る。従って、これらのトランジ
スタ１３０．１６２及び１６４の動作を妨害することな
く、第１入力トランジスタ１２及び第２入力トランジス
タ２２の間のスイッチ動作を行うことが出来る。典型的
な例では、これらのトランジスタはチップの内部のライ
ンから来るそれらのベース端子において入力を取るよう
設計されている。共通のコレクタ・ライン６８に付加的
なスイッチのコレクタがドツト化されるスイッチの数に
は関係なく、抵抗器６０と、抵抗器６２若しくは抵抗器
′５４の何れがとの抵抗器に流れる電流は常に一定であ
ることは注意を払う必要がある。この電流は第１及び第
２電流供給トランジスタ９０及び１００に跨がるベース
対エミッタの電圧降下によって決められる。トランジス
タ９０のベース端子９乙の電圧が一定に保たれ、且つト
ランジスタ１００のベース端子１０６の電圧が一定に保
たれている限り、これらの２つのトランジスタを通って
流れる電流は、トランジスタ１２．２２．１３０．１６
２及び１３４又は５２の何れが導通しているかとは無関
係にほぼ一定である。

既に述べたように、電流源手段７０と、第１及び第２制
御手段７２及び７６は種々の形式の回路構成で実行する
ことが出来る。例えば、トランジスタ１１２及び１２２
は除去可能であり、そして、トランジスタ９０及び１０
０は第１及び第２制御手段として用いることが出来る。

この回路設計によって、第１ロジック信号がトランジス
タ９０のベース端子９６へ印加され、他方、第２ロジッ
ク信号はトランジスタ１００のベース端子１０６に印加
することが出来る。再言すると、これらの第１及び第２
ロジック信号は、トランジスタ９０又は１００の一方が
導通状態であり、他方のトランジスタが非導通であるこ
とを保証するために、相補関係にされている。従って、
電流源手段７０は電源９４への共通ライン９６へ接続さ
れるエミッタ抵抗器を有する付加的なトランジスタを設
けることによって単純に実行することが出来る。この付
加的なトランジスタのコレクタは抵抗Ｄ９２及び１０２
の共通端子へ接続されうるし、他方、このトランジスタ
のエミッタ抵抗器は電源９４へ接続されうる。また、抵
抗器９２及び１０２は金属線で置き換えることが出来る
。代案として、公知の「電流鏡像化」回路構成を一定電
流源として使用することが出来る。

Ｆ０発明の効果 本発明は、集積回路チップのドツト化回路において、ラ
インの切換えを与えることと、真数出力及び補数出力を
同時に与えることの出来る万能ドツト化回路を提供する
。また、本発明の回路は、導通される回路スイッチの数
と相関して、トランジスタのコレクタ中の電流を増加す
ることがないから、標準的なコレクタ回路の電圧クラン
プ装置を必要としない。従って、そのような電圧クラン
プ装置により生ずる遅延は生じない。更に、本発明の回
路は標準的なロジック・ゲートセルで実行出来るから、
チップの設計に悪影響を与えることがない。

【図面の簡単な説明】 第１図は本発明のドツト化回路の実施例を示す図である
。 １０．９４・・・・電圧源、１２・・・・第１入力スイ
ッチ、２２・・・・第２入力スイッチ、６２・・・・第
１抵抗器手段、３４・・・・第２抵抗器手段、６６・・
・・補数出力手段、５２・・・・第１基準スイッチ及び
第２基準スイッチ、６０・・・・真数出力手段、７０・
・・・一定電流源、７２・・・・第１制御手段、７６・
・・第２制御手段、１１２．１２２・・・・電流供給禁
止手段。

Claims (1)

1. 【特許請求の範囲】 真数および補数出力を同時に発生するスイッチング用の
   ドット化回路において、 電圧源と、 第１及び第２端部を有し、且つ第１入力ラインに接続さ
   れた制御入力端子を有する第１入力スイッチと、 第１及び第２端部を有し、且つ第２入力ラインに接続さ
   れた制御入力端子を有する第２入力スイッチと、 電流が流れる際に電圧降下を生ずるために、前記電圧源
   と前記第１及び第２入力スイッチの第１端部との間に接
   続された第１抵抗手段と、 補数出力電圧を得るために、前記第１及び第２入力スイ
   ッチの第１端部に接続された手段と、第１及び第２端部
   及び制御入力を有する第１基準スイッチと、 第１及び第２端部及び制御入力を有する第２基準スイッ
   チと、 電流が流れる際に電圧降下を生ずるために、前記電圧源
   と前記第１及び第２基準スイッチの第１端部との間に接
   続された第２抵抗手段と、 真数出力電圧を得るために、前記第１及び第２基準スイ
   ッチの第１端部に接続された手段と、ほぼ一定の電流を
   供給するための電流源手段と、前記電流源手段を前記第
   １入力スイッチ及び前記第１基準スイッチの第２端部に
   接続し、且つ、第１ロジック信号を受けるための第１制
   御入力を有し、前記第１入力スイッチ及び前記第１基準
   スイッチへの電流供給を許容したり禁止したりする第１
   制御手段と、 通常は前記電流源手段を前記第２入力スイッチ及び前記
   第２基準スイッチの第２端部に接続し、前記第１制御手
   段が電流を前記第１入力スイッチ及び前記第１基準スイ
   ッチへ供給している時にのみ、前記第２入力スイッチ及
   び前記第２基準スイッチへの電流供給を禁止する手段と
   、 を有することを特徴とするドット化回路。