SU907804A1 - Логический элемент матричной бис - Google Patents

Description

5) ЛОГИЧЕСКИ ЭЛЕМЕНТ МАТРИЧНОЙ БИС

1

Изобретение относитс  к цифровой технике и может быть использовано дл  построени  логических элементов матричных БИС.

Известны логические элементы, содержащие транзисторы с объединенными эмиттерами, коллекторы которых соеди нены с общей нагрузкой .

Недостатком известного элемента  вл етс  больша  потребл ема  мощность и сложность из-за сравнительного большого числа компонентов и св зей между .

Наиболее близким гю технической сущности к изобретению  вл етс  логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиТтером и имеет общую коллекторную нагрузку, а также резисторы в базовых и эмиттерных цеп х зисторов 1,2.

Недостатком указанного элемента  вл етс  его низкое быстродействие

и сложность из-за большого числа ком понентов.

Цель изобретени  - увеличение быстродействи  и упрощение логического элемента.

Поставленна  цель достигаетс  тем, что в логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют коллекторную нагрузку, введен многоэмиттерный транзистор, база которого подключена к источнику фиксирующего напр жени  эмиттеры соединены с базами транзисторов транзисторной сбор ки и, по крайней мере, один из эмиттеров многоэмиттерного транзистора подключен к общей коллекторной нагрузке транзисторной сборки.

На чертеже представлена принципиальна  электрическа  схема предлагаемого логического элемента матричной БИС.

Логический элемент матричной БИС содержит транзисторную сборку 1 с транзисторами 2, 3, и 5, коллекторы которых подключены к общей коллекторной нагрузке 6. База многоэмит терного транзистора 7 подключена к источнику 8 фиксирующего напр жени . Эмиттеры многоэмиттерного транзистора 7 подсоединены к базам транзисторов 2, 3, и 5 транзисторной сборки и один из эмиттеров (на чертеже,например , первый по счету) многоэмиттерного транзистора 7 подключен к общей коллекторной нагрузке 6. Другие эмиттеры многоэмиттерного транзистора 7 подсоединены аналогичным образом к другим логическим элементам Матричной БИС,

Транзисторна  сборка 1 с транзисторами , включенными по схеме с общим эмиттером и подключенными своими коллекторами к общей коллекторной нагрузке 6, выполн ет логическую операцию ИЛИ-НЕ ( положительна  логика ) , если на базовые входы транзисторов 3, и 5 подать управл ющие уровни логических сигналов. При этом провод щие транзисторы могут войти в режим неконтролируемого насыщени  .

Дл  получени  высокого быстродействи  необходимо не допускать вХода транзисторов схемы в насыщение . Это достигаетс  подключением эмиттеров многоэмиттерного транзистора 7 к базам транзисторов транзисторных сборок 1 , 1, 12 Ц гических элементов матричной ,С, а также подключением каждого из эмиттеров многоэмиттерного транзистора 7 к общей коллекторной нагрузке f,6-1 ,62,6 транзисторных сборок соответственно каждого из логических элементов матричной БИС. Такое подключение эмиттеров многоэмиттерного транзистора к транзисторам транзисторных сборок позвол ет застабилизировать коллекторные токи транзисторов элементов. Объ сн етс  это тем, что например транзистор 2 с подключенными к базами

транзисторов 5, 3 f транзисторных сборок образуют схему токового зеркала ) в результате чег через эти транзисторы протекают коллекторные токи 1,, пропорциональные коллекторному току 1к 2 транзистора 2 (1к К.1к2).

Дл  нормального функционировани  схемы следует выбирать величину коэффициента пропорциональности К в пределах ,5-2,0.

Требуема  величина коэффициента пропорциональности К обеспечиваетс  разработкой соответствующей топологии транзисторных структур интегральной схемы.

Управл емые по базам транзисторы не вход т в режим насищени , если выполнить очевидное условие

ОП ЭВ, 96 где Е - фиксирующее напр жение ис5 точника 8;

и.дру падение напр жени  на эмиттерно-базовом переходе многоэмиттерного транзистора Ugg.,r падение напр жени  на эмит0 терно-базовом переходе тран зистора 2.

Верхнее и нижнее значение велРгчины рабочего сигнала Ди фиксируетс с  соответственно на уровне U и

F - и

957Требуемый перепад рабочего сигнала в системе элементов расчитываетс  из услови 

0 -9б2. оп

Предлагаемый элемент способен работать с перепадами рабочих сигналов менее 0,2 В. Поэтому данный базовый логический элемент принципиально обладает большим быстродействием в срав нении с базовыми логическими элементами , выполненными на основе ЭСЛ схем (при одниковых переключаемых токах, параметрах транзисторных структур и т.п.). Данный элемент имеет также низкое значение рассеиваемой мощности , которое обусловлено сравнительно низким допустимым значением величины напр жени  источника питани  (пор дка 1,5 В),

Структурна  простота данного элемента , в частности отсутствие много численных межкомпонентных св зей и резисторов позвол ет существенно подн ть интеграцию элементов на кристалле матричной БИС,

Данный логический элемент обладает большим быстродействием, весьма прост по структуре, имеет низкое значение рассеиваемой мощности, обладает высокой стабильностью и радиа ционной стойкостью, может работать на низкоомную согласованную линию, легко согласуетс  с элементами -типа

Claims (1)

1. Формула изобретения s

   Логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют общую ¹⁹ коллекторную нагрузку, отличающийся тем, что, с целью увеличения быстродействия и упрощения, в него введен многоэмиттерный транзис тор, база которого подточена к источнику фиксирующего напряжения, эмиттеры соединены с базами транзисторов транзисторной сборки, и, по крайней мере, один из эмиттеров многоэмиттерного транзистора подключен к общей коллекторной нагрузке транзисторной сборки.