JPH03270139A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03270139A JPH03270139A JP7049090A JP7049090A JPH03270139A JP H03270139 A JPH03270139 A JP H03270139A JP 7049090 A JP7049090 A JP 7049090A JP 7049090 A JP7049090 A JP 7049090A JP H03270139 A JPH03270139 A JP H03270139A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- concentration
- low concentration
- concentration drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000007774 longterm Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯ８型トランジスタを有する半導体装置に
関する。
関する。
従来の技術
近年、素子の微細化に伴いトランジスタの信頼性確保が
ますます重要になってきている。
ますます重要になってきている。
従来、第３図に示すようにシリコン基板１１にゲート酸
化膜１２．ゲート電極１３をバターニング後、Ｐ”（リ
ン）をイオン注入し比較的低濃度のｎ−拡散領域からな
るソースおよびドレイン１４を形成し、その後ゲート側
面にＣＶＤ酸化膜によるサイドウオール１５を設け、Ａ
ｓ”（ヒ素〉イオン注入によりｎ＋拡散領域からなるソ
ース取り出し部１６およびドレイン取り出し部１６を形
成する、いわゆるＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐ
ｅｄ Ｄｒａｉｎ）Ｉｌｌ造にすることによりドレイ
ン近傍のチャネル領域の電界を弱めていた。
化膜１２．ゲート電極１３をバターニング後、Ｐ”（リ
ン）をイオン注入し比較的低濃度のｎ−拡散領域からな
るソースおよびドレイン１４を形成し、その後ゲート側
面にＣＶＤ酸化膜によるサイドウオール１５を設け、Ａ
ｓ”（ヒ素〉イオン注入によりｎ＋拡散領域からなるソ
ース取り出し部１６およびドレイン取り出し部１６を形
成する、いわゆるＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐ
ｅｄ Ｄｒａｉｎ）Ｉｌｌ造にすることによりドレイ
ン近傍のチャネル領域の電界を弱めていた。
発明が解決しようとする課題
このような従来のＬＤＤ構造の半導体装置では、膜質の
劣るサイドウオール１５の酸化膜にホットキャリアがト
ラップされ易く、トラップされたキャリアはゲート電極
１３による制御が不可能なため、トランジスタの特性劣
化をもたらすという課題を有していた。
劣るサイドウオール１５の酸化膜にホットキャリアがト
ラップされ易く、トラップされたキャリアはゲート電極
１３による制御が不可能なため、トランジスタの特性劣
化をもたらすという課題を有していた。
本発明は、サイドウオールおよびゲート酸化膜にトラッ
プされるホットキャリアの発生量を減少し、長期安定性
を高めた半導体装置を提供することを目的とする。
プされるホットキャリアの発生量を減少し、長期安定性
を高めた半導体装置を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、ゲート絶縁膜を介
して形成されたゲート電極と、低濃度領域からなるソー
スおよびドレインと、そのソースおよびドレインの最近
接部より、その間隔が広がる方向にずれた位置に形成さ
れた高濃度領域からなるソース取り出し部およびドレイ
ン取り出し部とを備えたいわゆるＬＤＤ（Ｌｉｇｈｔｌ
ｙ ロｏｐｅｄ口ｒａｉｎ）構造の半導体装置において
、本発明は、従来の低濃度ドレインに接した下部に、そ
の低濃度ドレインと高濃度ドレイン取り出し部の中間の
濃度を有する中間濃度ドレインを設けたものである。
して形成されたゲート電極と、低濃度領域からなるソー
スおよびドレインと、そのソースおよびドレインの最近
接部より、その間隔が広がる方向にずれた位置に形成さ
れた高濃度領域からなるソース取り出し部およびドレイ
ン取り出し部とを備えたいわゆるＬＤＤ（Ｌｉｇｈｔｌ
ｙ ロｏｐｅｄ口ｒａｉｎ）構造の半導体装置において
、本発明は、従来の低濃度ドレインに接した下部に、そ
の低濃度ドレインと高濃度ドレイン取り出し部の中間の
濃度を有する中間濃度ドレインを設けたものである。
作用
本発明は上記した構成により、ドレインの表面近傍の電
界集中が緩和され、新しく設けた、濃度が中間である、
表面から離れた深い領域にも電流が分散して流れ、ホッ
トキャリアの発生量が減少し、ホットキャリア効果を抑
制することが可能となる。
界集中が緩和され、新しく設けた、濃度が中間である、
表面から離れた深い領域にも電流が分散して流れ、ホッ
トキャリアの発生量が減少し、ホットキャリア効果を抑
制することが可能となる。
実施例
以下、本発明の一実施例について第１図および第２図を
参照しながら説明する。
参照しながら説明する。
第１図において、１はシリコン基板、２はゲート酸化膜
、３はゲート電極、４ａは低濃度ソース、４ｂは低濃度
ドレイン、５は中間濃度ドレイン、６はサイドウオール
、７ａは高濃度ソース取り出し部、７ｂは高濃度ドレイ
ン取り出し部である。
、３はゲート電極、４ａは低濃度ソース、４ｂは低濃度
ドレイン、５は中間濃度ドレイン、６はサイドウオール
、７ａは高濃度ソース取り出し部、７ｂは高濃度ドレイ
ン取り出し部である。
その半導体装置の製造方法は、第２図（ａ）に示すよう
に、まず、シリコン基板１上に熱酸化法により約１７０
八程度の酸化膜２ａを形成し、その上にＣＶＤ法により
約４０００Ａ程度の多結晶シリコン膜３ａを成長させた
後、同図（ｂ）に示すように、フォトレジスト膜８を被
覆して、フォトリソグラフィ技術およびエツチング技術
によりパターニングし、ゲート酸化膜２とゲート電極３
を形成する。
に、まず、シリコン基板１上に熱酸化法により約１７０
八程度の酸化膜２ａを形成し、その上にＣＶＤ法により
約４０００Ａ程度の多結晶シリコン膜３ａを成長させた
後、同図（ｂ）に示すように、フォトレジスト膜８を被
覆して、フォトリソグラフィ技術およびエツチング技術
によりパターニングし、ゲート酸化膜２とゲート電極３
を形成する。
つぎに同図（Ｃ）に示すように中間濃度ドレイン５形成
予定部分以外にフォトレジストＭ９をパターニングし、
１００ＫｅＶ、３Ｘ １０１３ｃｍ＋−２のＡｓ”（ヒ
素）を注入し、同図（ｄ）に示すように中間濃度ドレイ
ン５を基板の深部に形成する。
予定部分以外にフォトレジストＭ９をパターニングし、
１００ＫｅＶ、３Ｘ １０１３ｃｍ＋−２のＡｓ”（ヒ
素）を注入し、同図（ｄ）に示すように中間濃度ドレイ
ン５を基板の深部に形成する。
つぎに同じ＜（ｄ）に示すようにフォトレジスト膜９を
除去し、イオン注入法により３０ＫｅＶ、２Ｘ １０１
３（Ｍｌ−２のＰ”（リン〉を注入し、同図（ｅ）のよ
うに低濃度ソース４ａと低濃度ドレイン４ｂを形成する
。
除去し、イオン注入法により３０ＫｅＶ、２Ｘ １０１
３（Ｍｌ−２のＰ”（リン〉を注入し、同図（ｅ）のよ
うに低濃度ソース４ａと低濃度ドレイン４ｂを形成する
。
つづいて同じ＜（ｅ）に示すようにＣＶＤ酸化膜法によ
り約２５００Ａ程度のシリコン酸化膜６ａを成長させ、
同図（ｆ）のようにフォトリソグラフィ技術および異方
性エツチングによりサイドウオール６を形成する。最後
にイオン注入法により、２０ＫｅＶ、５Ｘ１０”ａｍ
”のＡｓ”（ヒ素）を注入し、同図（ｇ）に示すように
高濃度ソース取り出し部７ａと高濃度ドレイン取り出し
部７ｂを形成する。
り約２５００Ａ程度のシリコン酸化膜６ａを成長させ、
同図（ｆ）のようにフォトリソグラフィ技術および異方
性エツチングによりサイドウオール６を形成する。最後
にイオン注入法により、２０ＫｅＶ、５Ｘ１０”ａｍ
”のＡｓ”（ヒ素）を注入し、同図（ｇ）に示すように
高濃度ソース取り出し部７ａと高濃度ドレイン取り出し
部７ｂを形成する。
このように低濃度ドレイン４ｂの下にその濃度より高く
、高濃度ドレイン取り出し部７ｂよりは低い、いわゆる
中間的な濃度を有する中間濃度ドレイン５を設けた構造
で、各部に所定の電圧を与えると、ソース・ドレイン間
にゲート電圧で制御された電流が流れる。なお、本実施
例ではシリコン基板について述べたが半導体基板一般に
適用できる。
、高濃度ドレイン取り出し部７ｂよりは低い、いわゆる
中間的な濃度を有する中間濃度ドレイン５を設けた構造
で、各部に所定の電圧を与えると、ソース・ドレイン間
にゲート電圧で制御された電流が流れる。なお、本実施
例ではシリコン基板について述べたが半導体基板一般に
適用できる。
発明の効果
このように本発明の低濃度ドレインの下部に中間濃度ド
レインを設けた新しい構造の半導体装置によれば、ドレ
イン電流の流れる通路が深いところになり、ドレイン近
傍の電界が集中するところをはずして電流が流れるため
ホットキャリアの発生量が２０〜３０％減少し、ホット
キャリア効果を抑制することが可能となる。その結果特
性劣化がなく、長期安定性のある半導体装置が得られる
。
レインを設けた新しい構造の半導体装置によれば、ドレ
イン電流の流れる通路が深いところになり、ドレイン近
傍の電界が集中するところをはずして電流が流れるため
ホットキャリアの発生量が２０〜３０％減少し、ホット
キャリア効果を抑制することが可能となる。その結果特
性劣化がなく、長期安定性のある半導体装置が得られる
。
第１図は本発明の一実施例である半導体装置の断面図、
第２図＜ａ＞〜（ｇ）はその半導体装置の製造方法を説
明するための工程図、第３図は従来の半導体装置の断面
図である。 １・・・・・・シリコン基板（半導体基板）、２・・・
・・・ゲート酸化膜（ゲート絶縁膜〉、３・・・・・・
ゲート電極、４ａ・・・・・・低濃度ソース、４ｂ・・
・・・・低濃度ドレイン、５・・・・・・中間濃度ドレ
イン、７ａ・・・・・・高濃度ソース取り出し部、７ｂ
・・・・・・高濃度ドレイン取り出し部。
第２図＜ａ＞〜（ｇ）はその半導体装置の製造方法を説
明するための工程図、第３図は従来の半導体装置の断面
図である。 １・・・・・・シリコン基板（半導体基板）、２・・・
・・・ゲート酸化膜（ゲート絶縁膜〉、３・・・・・・
ゲート電極、４ａ・・・・・・低濃度ソース、４ｂ・・
・・・・低濃度ドレイン、５・・・・・・中間濃度ドレ
イン、７ａ・・・・・・高濃度ソース取り出し部、７ｂ
・・・・・・高濃度ドレイン取り出し部。
Claims (1)
- 半導体基板の一主面に、ゲート絶縁膜を介して形成さ
れたゲート電極と、互いに向い合った位置に形成された
低濃度ソースおよびドレインと、その低濃度ソースおよ
びドレインの最近接部よりその最近接間隔が広がる方向
にずれた位置に形成された高濃度ソース取り出し部およ
びドレイン取り出し部とを備えるとともに、前記低濃度
ドレインに接した下部にその低濃度ドレインと前記高濃
度ドレイン取り出し部の中間の濃度を有する中間濃度ド
レインを設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049090A JPH03270139A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049090A JPH03270139A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270139A true JPH03270139A (ja) | 1991-12-02 |
Family
ID=13433013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7049090A Pending JPH03270139A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270139A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132489A (ja) * | 1992-10-15 | 1994-05-13 | Rohm Co Ltd | Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法 |
| JP2009004493A (ja) * | 2007-06-20 | 2009-01-08 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-03-20 JP JP7049090A patent/JPH03270139A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132489A (ja) * | 1992-10-15 | 1994-05-13 | Rohm Co Ltd | Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法 |
| JP2009004493A (ja) * | 2007-06-20 | 2009-01-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8159036B2 (en) | 2007-06-20 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH07202187A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH09321278A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3408437B2 (ja) | 半導体装置の製造方法 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| US5990530A (en) | Raised semiconductor MOS transistor with improved transistor characteristics | |
| JP2827882B2 (ja) | 半導体装置の製造方法 | |
| JPH08153877A (ja) | 特に短縮チャネル長を有する絶縁ゲート電界効果トランジスタの製造方法、及び相当するトランジスタ | |
| JPH03270139A (ja) | 半導体装置 | |
| JPS63244683A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2793141B2 (ja) | トレンチ素子分離膜を有する半導体装置の製造方法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| JPH05326556A (ja) | 半導体装置の製造方法 | |
| JP3200640B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2745640B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH04115538A (ja) | 半導体装置 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| JP3369692B2 (ja) | 半導体素子の製造方法 | |
| JP2001358334A (ja) | 半導体素子及びその製造方法 | |
| JP3163684B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0341773A (ja) | 半導体装置及びその製造方法 | |
| JPH0992789A (ja) | 半導体装置及びその製造方法 | |
| JPH01278777A (ja) | Ｍｏｓｆｅｔの製造方法 |