JP3200640B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JP3200640B2 JP3200640B2 JP16179192A JP16179192A JP3200640B2 JP 3200640 B2 JP3200640 B2 JP 3200640B2 JP 16179192 A JP16179192 A JP 16179192A JP 16179192 A JP16179192 A JP 16179192A JP 3200640 B2 JP3200640 B2 JP 3200640B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- gate electrode
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタには、通常のＭＯＳ構
造の素子と比較して耐圧の向上等を図って高信頼性化し
た素子としてＬＤＤ（Lightiy Doped Drain）構造と呼
ばれるものがある。このＬＤＤ構造の薄膜トランジスタ
は、従来、図９に示すようにして製造されている。
造の素子と比較して耐圧の向上等を図って高信頼性化し
た素子としてＬＤＤ（Lightiy Doped Drain）構造と呼
ばれるものがある。このＬＤＤ構造の薄膜トランジスタ
は、従来、図９に示すようにして製造されている。
【０００３】まず、ガラスなどの絶縁基板１上に下地絶
縁膜２を形成し、その上に半導体膜としてポリシリコン
膜３を形成する。次に、ポリシリコン膜３のチャンネル
領域３ａ上の部分にゲート絶縁膜４とゲート電極５を形
成する。次に、ゲート電極５をマスクとして不純物を低
濃度にイオン注入することにより、ポリシリコン膜３の
ゲート電極５下以外の部分に低濃度不純物領域６を形成
する。その後、ゲート電極５とゲート絶縁膜４の周囲に
フォトレジストパターン７を形成し、これをマスクとし
て不純物を高濃度にイオン注入することにより、フォト
レジストパターン７より外側のポリシリコン膜３部分に
ソース領域８ａとドレイン領域８ｂを形成する。その後
は、フォトレジストパターン７を除去した後、図示しな
いが全面にパッシベーション膜を形成し、コンタクトホ
ールを開け、ソース電極とドレイン電極を形成すること
によりＬＤＤ構造の薄膜トランジスタを完成させる。
縁膜２を形成し、その上に半導体膜としてポリシリコン
膜３を形成する。次に、ポリシリコン膜３のチャンネル
領域３ａ上の部分にゲート絶縁膜４とゲート電極５を形
成する。次に、ゲート電極５をマスクとして不純物を低
濃度にイオン注入することにより、ポリシリコン膜３の
ゲート電極５下以外の部分に低濃度不純物領域６を形成
する。その後、ゲート電極５とゲート絶縁膜４の周囲に
フォトレジストパターン７を形成し、これをマスクとし
て不純物を高濃度にイオン注入することにより、フォト
レジストパターン７より外側のポリシリコン膜３部分に
ソース領域８ａとドレイン領域８ｂを形成する。その後
は、フォトレジストパターン７を除去した後、図示しな
いが全面にパッシベーション膜を形成し、コンタクトホ
ールを開け、ソース電極とドレイン電極を形成すること
によりＬＤＤ構造の薄膜トランジスタを完成させる。
【０００４】上記のような製造方法においては、ゲート
電極５とゲート絶縁膜４の周囲に形成したフォトレジス
トパターン７がゲート電極５より幅広な分だけソース領
域８ａとドレイン領域８ｂをゲート電極５から離して形
成することができる。そして、このソース領域８ａおよ
びドレイン領域８ｂとゲート電極５下のチャンネル領域
３ａ間には低濃度不純物領域６を残すことができ、この
低濃度不純物領域６で高電界の緩和を図って、耐圧を向
上した素子を得ることができる。
電極５とゲート絶縁膜４の周囲に形成したフォトレジス
トパターン７がゲート電極５より幅広な分だけソース領
域８ａとドレイン領域８ｂをゲート電極５から離して形
成することができる。そして、このソース領域８ａおよ
びドレイン領域８ｂとゲート電極５下のチャンネル領域
３ａ間には低濃度不純物領域６を残すことができ、この
低濃度不純物領域６で高電界の緩和を図って、耐圧を向
上した素子を得ることができる。
【０００５】
【発明が解決しようとする課題】しかるに、上記のよう
な従来の製造方法では、ソース領域８ａとドレイン領域
８ｂをゲート電極５から一定距離離すためのマスクとし
て最終的には不要なフォトレジストパターン７を形成し
なければならないため、全体の製造工程が長くなり、コ
ストの増加や歩留りの低下が生じるという問題点があっ
た。
な従来の製造方法では、ソース領域８ａとドレイン領域
８ｂをゲート電極５から一定距離離すためのマスクとし
て最終的には不要なフォトレジストパターン７を形成し
なければならないため、全体の製造工程が長くなり、コ
ストの増加や歩留りの低下が生じるという問題点があっ
た。
【０００６】この発明の目的は、ソース領域とドレイン
領域とをゲート電極から一定距離離した構造を工程を簡
単にして形成できる薄膜トランジスタおよびその製造方
法を提供することにある。
領域とをゲート電極から一定距離離した構造を工程を簡
単にして形成できる薄膜トランジスタおよびその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
チャンネル領域、前記チャンネル領域の両側に低濃度不
純物領域、及び前記低濃度不純物領域の両側にそれぞれ
ソース領域、ドレイン領域を有する半導体膜と、前記半
導体膜のチャンネル領域上のみに連続して形成されたゲ
ート絶縁膜及びゲート電極と、前記半導体膜の前記低濃
度不純物領域の上面及び前記ゲート電極の上面に形成さ
れ、前記半導体膜の前記ソース領域及び前記ドレイン領
域にのみそれぞれ開口部を有するパッシベーション膜
と、前記パッシベーション膜の前記開口部内に形成され
たソース電極及びドレイン電極と、を有し、前記低濃度
不純物領域は前記ゲート電極をマスクとして形成され、
前記半導体膜の前記ソース領域及び前記ドレイン領域は
前記パッシベーション膜をマスクとして形成されるよう
にしたものである。
チャンネル領域、前記チャンネル領域の両側に低濃度不
純物領域、及び前記低濃度不純物領域の両側にそれぞれ
ソース領域、ドレイン領域を有する半導体膜と、前記半
導体膜のチャンネル領域上のみに連続して形成されたゲ
ート絶縁膜及びゲート電極と、前記半導体膜の前記低濃
度不純物領域の上面及び前記ゲート電極の上面に形成さ
れ、前記半導体膜の前記ソース領域及び前記ドレイン領
域にのみそれぞれ開口部を有するパッシベーション膜
と、前記パッシベーション膜の前記開口部内に形成され
たソース電極及びドレイン電極と、を有し、前記低濃度
不純物領域は前記ゲート電極をマスクとして形成され、
前記半導体膜の前記ソース領域及び前記ドレイン領域は
前記パッシベーション膜をマスクとして形成されるよう
にしたものである。
【０００８】請求項２記載の発明は、半導体膜のチャン
ネル領域に対応する部分上のみにゲート絶縁膜とゲート
電極を形成し、前記ゲート電極をマスクとして前記半導
体膜に低濃度不純物領域を形成し、全体をパッシベーシ
ョン膜で覆った上、前記パッシベーション膜の、前記半
導体膜に形成されるソース領域とドレイン領域に対応す
る部分に開口部を設け、この開口部を通して不純物を高
濃度に注入して前記半導体膜にソース領域とドレイン領
域を形成し、前記開口部内に導電層を堆積してソース電
極とドレイン電極を形成するようにしたものである。
ネル領域に対応する部分上のみにゲート絶縁膜とゲート
電極を形成し、前記ゲート電極をマスクとして前記半導
体膜に低濃度不純物領域を形成し、全体をパッシベーシ
ョン膜で覆った上、前記パッシベーション膜の、前記半
導体膜に形成されるソース領域とドレイン領域に対応す
る部分に開口部を設け、この開口部を通して不純物を高
濃度に注入して前記半導体膜にソース領域とドレイン領
域を形成し、前記開口部内に導電層を堆積してソース電
極とドレイン電極を形成するようにしたものである。
【０００９】
【作用】この発明によれば、パッシベーション膜に開け
た開口部を通して不純物の注入を行って、半導体膜のう
ちソース電極およびドレイン電極と接する部分にのみソ
ース領域とドレイン領域を形成するようにしたので、ゲ
ート電極の側壁からソース電極およびドレイン電極まで
の距離だけソース領域およびドレイン領域をゲート電極
から離すことができるとともに、このように離すための
特別なマスク形成工程は不要となり、その分工程を簡単
にし得る。
た開口部を通して不純物の注入を行って、半導体膜のう
ちソース電極およびドレイン電極と接する部分にのみソ
ース領域とドレイン領域を形成するようにしたので、ゲ
ート電極の側壁からソース電極およびドレイン電極まで
の距離だけソース領域およびドレイン領域をゲート電極
から離すことができるとともに、このように離すための
特別なマスク形成工程は不要となり、その分工程を簡単
にし得る。
【００１０】
【実施例】図１ないし図８はこの発明の一実施例を製造
工程順に示す断面図である。以下この図を参照してこの
発明の一実施例の製造方法を説明し、併せて一実施例の
薄膜トランジスタの構造を説明する。
工程順に示す断面図である。以下この図を参照してこの
発明の一実施例の製造方法を説明し、併せて一実施例の
薄膜トランジスタの構造を説明する。
【００１１】まず、図１に示すように、絶縁基板として
のガラス基板１１上に下地絶縁膜１２を形成する。この
下地絶縁膜１２はガラス基板１１中の物質が後述する半
導体膜中に入らないように形成するもので、具体的には
シリコン酸化膜をスパッタリング法で形成する。次に、
下地絶縁膜１２上にプラズマＣＶＤ法によってアモルフ
ァスシリコン膜１３を形成する。次に、このアモルファ
スシリコン膜１３に図２に示すようにエキシマレーザー
を照射して、このアモルファスシリコン膜１３をポリシ
リコン膜１４に変換する。その後、このポリシリコン膜
１４上にスパッタリング法で図３に示すようにシリコン
酸化膜１５を厚さ１００ｎｍ程度に形成し、続いてその
上にスパッタリング法でクロムなどのゲート電極金属層
１６を厚さ１００ｎｍ程度に形成する。そして、このゲ
ート電極金属層１６とシリコン酸化膜１５をフォトリソ
グラフィ法でパターニングすることにより、ポリシリコ
ン膜１４のチャンネル領域１７上のみにゲート絶縁膜１
５ａとゲート電極１６ａを形成する。
のガラス基板１１上に下地絶縁膜１２を形成する。この
下地絶縁膜１２はガラス基板１１中の物質が後述する半
導体膜中に入らないように形成するもので、具体的には
シリコン酸化膜をスパッタリング法で形成する。次に、
下地絶縁膜１２上にプラズマＣＶＤ法によってアモルフ
ァスシリコン膜１３を形成する。次に、このアモルファ
スシリコン膜１３に図２に示すようにエキシマレーザー
を照射して、このアモルファスシリコン膜１３をポリシ
リコン膜１４に変換する。その後、このポリシリコン膜
１４上にスパッタリング法で図３に示すようにシリコン
酸化膜１５を厚さ１００ｎｍ程度に形成し、続いてその
上にスパッタリング法でクロムなどのゲート電極金属層
１６を厚さ１００ｎｍ程度に形成する。そして、このゲ
ート電極金属層１６とシリコン酸化膜１５をフォトリソ
グラフィ法でパターニングすることにより、ポリシリコ
ン膜１４のチャンネル領域１７上のみにゲート絶縁膜１
５ａとゲート電極１６ａを形成する。
【００１２】次いで、図４に示すように、イオンドーピ
ング装置を用いてゲート電極１６ａをマスクとしてリン
および水素化リンを３×１０13個／ｃｍ2程度ポリシリ
コン膜１４に注入することにより、ポリシリコン膜１４
のうちゲート電極１６ａ下以外の部分に低濃度不純物領
域１８を形成する。その後、図５に示すように、ゲート
電極１６ａの上面を含むポリシリコン膜１４上の全面に
シリコン窒化膜からなるパッシベーション膜１９をプラ
ズマＣＶＤ法で厚さ３００ｎｍ程度に形成する。そし
て、このパッシベーション膜１９のうち、後述するソー
ス領域およびドレイン領域に対応する部分にフォトリソ
グラフィ法によって図６に示すように開口部２０を形成
する。
ング装置を用いてゲート電極１６ａをマスクとしてリン
および水素化リンを３×１０13個／ｃｍ2程度ポリシリ
コン膜１４に注入することにより、ポリシリコン膜１４
のうちゲート電極１６ａ下以外の部分に低濃度不純物領
域１８を形成する。その後、図５に示すように、ゲート
電極１６ａの上面を含むポリシリコン膜１４上の全面に
シリコン窒化膜からなるパッシベーション膜１９をプラ
ズマＣＶＤ法で厚さ３００ｎｍ程度に形成する。そし
て、このパッシベーション膜１９のうち、後述するソー
ス領域およびドレイン領域に対応する部分にフォトリソ
グラフィ法によって図６に示すように開口部２０を形成
する。
【００１３】次に、図７に示すように、イオンドーピン
グ装置を用いて、パッシベーション膜１９をマスクとし
て、該パッシベーション膜１９に開けた開口部２０を通
してリンおよび水素化リンを３×１０15個／ｃｍ2程度
ポリシリコン膜１４に注入することにより、このポリシ
リコン膜１４のうち開口部２０に対応する部分にソース
領域２１およびドレイン領域２２を形成する。その後、
エキシマレーザーを照射して、低濃度不純物領域１８、
ソース領域２１およびドレイン領域２２の活性化を行
う。その後、スパッタリング法でアルミなどの電極金属
を全面に形成し、フォトリソグラフィ法でパターニング
することにより、図８に示すように開口部２０内にソー
ス電極２３とドレイン電極２４を形成する。かくして、
ＬＤＤ構造の薄膜トランジスタが完成する。
グ装置を用いて、パッシベーション膜１９をマスクとし
て、該パッシベーション膜１９に開けた開口部２０を通
してリンおよび水素化リンを３×１０15個／ｃｍ2程度
ポリシリコン膜１４に注入することにより、このポリシ
リコン膜１４のうち開口部２０に対応する部分にソース
領域２１およびドレイン領域２２を形成する。その後、
エキシマレーザーを照射して、低濃度不純物領域１８、
ソース領域２１およびドレイン領域２２の活性化を行
う。その後、スパッタリング法でアルミなどの電極金属
を全面に形成し、フォトリソグラフィ法でパターニング
することにより、図８に示すように開口部２０内にソー
ス電極２３とドレイン電極２４を形成する。かくして、
ＬＤＤ構造の薄膜トランジスタが完成する。
【００１４】この薄膜トランジスタにおいては、パッシ
ベーション膜１９に開けた開口部２０を通してソース領
域２１およびドレイン領域２２形成用の不純物注入を行
った結果、ポリシリコン膜１４がソース電極２３および
ドレイン電極２４に接する部分にのみソース領域２１お
よびドレイン領域２２が形成されるようになり、このソ
ース領域２１およびドレイン領域２２は、ゲート電極１
６ａの側壁からソース電極２３およびドレイン電極２４
までの距離だけゲート電極１６ａから離れて形成される
ことになる。そして、このソース領域２１およびドレイ
ン領域２２とゲート電極１６ａ下のチャンネル領域１７
間には低濃度不純物領域１８が残ることになり、この低
濃度不純物領域１８で高電界の緩和を図って高耐圧の素
子を得ることができる。また、ソース領域２１とドレイ
ン領域２２が上記のようにゲート電極１６ａから一定距
離離れて形成されるわけであるが、上記のような製造方
法によれば、パッシベーション膜１９が一定距離離すた
めのマスクとして作用するので、特別なマスク形成工程
は不要となり、その分工程を簡単にすることができる。
ベーション膜１９に開けた開口部２０を通してソース領
域２１およびドレイン領域２２形成用の不純物注入を行
った結果、ポリシリコン膜１４がソース電極２３および
ドレイン電極２４に接する部分にのみソース領域２１お
よびドレイン領域２２が形成されるようになり、このソ
ース領域２１およびドレイン領域２２は、ゲート電極１
６ａの側壁からソース電極２３およびドレイン電極２４
までの距離だけゲート電極１６ａから離れて形成される
ことになる。そして、このソース領域２１およびドレイ
ン領域２２とゲート電極１６ａ下のチャンネル領域１７
間には低濃度不純物領域１８が残ることになり、この低
濃度不純物領域１８で高電界の緩和を図って高耐圧の素
子を得ることができる。また、ソース領域２１とドレイ
ン領域２２が上記のようにゲート電極１６ａから一定距
離離れて形成されるわけであるが、上記のような製造方
法によれば、パッシベーション膜１９が一定距離離すた
めのマスクとして作用するので、特別なマスク形成工程
は不要となり、その分工程を簡単にすることができる。
【００１５】なお、上記の一実施例はＬＤＤ構造の薄膜
トランジスタを製造する場合であるが、図４で行われる
低濃度の不純物注入を省略すれば、チャンネル領域より
ゲート電極を小さく形成してゲート電圧逆バイアス時の
リーク電流の低減を図ったオフセットゲート構造の薄膜
トランジスタを製造することができる。
トランジスタを製造する場合であるが、図４で行われる
低濃度の不純物注入を省略すれば、チャンネル領域より
ゲート電極を小さく形成してゲート電圧逆バイアス時の
リーク電流の低減を図ったオフセットゲート構造の薄膜
トランジスタを製造することができる。
【００１６】また、図３において、ゲート絶縁膜１５は
エッチングせず、ゲート電極１６ａとゲート絶縁膜１５
上にパッシベーション膜１９を形成し、この後、パッシ
ベーション膜１９とゲート絶縁膜１５をエッチングして
開口部２０を形成するようにしてもよい。
エッチングせず、ゲート電極１６ａとゲート絶縁膜１５
上にパッシベーション膜１９を形成し、この後、パッシ
ベーション膜１９とゲート絶縁膜１５をエッチングして
開口部２０を形成するようにしてもよい。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、パッシベーション膜に開けた開口部を通して高濃度
の不純物注入を行って、半導体膜のうちソース電極およ
びドレイン電極と接する部分にのみソース領域とドレイ
ン領域を形成するようにしたので、ソース領域およびド
レイン領域をゲート電極から一定距離離した構造を特別
なマスク形成工程を不要にして形成することができ、工
程を簡単にすることができる。その結果、コストの低
減、歩留りの向上を図ることができる。
ば、パッシベーション膜に開けた開口部を通して高濃度
の不純物注入を行って、半導体膜のうちソース電極およ
びドレイン電極と接する部分にのみソース領域とドレイ
ン領域を形成するようにしたので、ソース領域およびド
レイン領域をゲート電極から一定距離離した構造を特別
なマスク形成工程を不要にして形成することができ、工
程を簡単にすることができる。その結果、コストの低
減、歩留りの向上を図ることができる。
【図１】この発明の一実施例において、アモルファスシ
リコン膜形成工程までを示す断面図。
リコン膜形成工程までを示す断面図。
【図２】この発明の一実施例において、図１に続く工程
を示す断面図。
を示す断面図。
【図３】この発明の一実施例において、図２に続く工程
を示す断面図。
を示す断面図。
【図４】この発明の一実施例において、図３に続く工程
を示す断面図。
を示す断面図。
【図５】この発明の一実施例において、図４に続く工程
を示す断面図。
を示す断面図。
【図６】この発明の一実施例において、図５に続く工程
を示す断面図。
を示す断面図。
【図７】この発明の一実施例において、図６に続く工程
を示す断面図。
を示す断面図。
【図８】この発明の一実施例において、図７に続く工程
を示す断面図。
を示す断面図。
【図９】従来の製造方法を示す断面図。
１４ ポリシリコン膜 １５ａ ゲート絶縁膜 １６ａ ゲート電極 １８ 低濃度不純物領域 １９ パッシベーション ２０ 開口部 ２１ ソース領域 ２２ ドレイン領域 ２３ ソース電極 ２４ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/266 H01L 21/336
Claims (2)
- 【請求項１】 チャンネル領域、前記チャンネル領域の
両側に低濃度不純物領域、及び前記低濃度不純物領域の
両側にそれぞれソース領域、ドレイン領域を有する半導
体膜と、 前記半導体膜のチャンネル領域上のみに連続して形成さ
れたゲート絶縁膜及びゲート電極と、 前記半導体膜の前記低濃度不純物領域の上面及び前記ゲ
ート電極の上面に形成され、前記半導体膜の前記ソース
領域及び前記ドレイン領域にのみそれぞれ開口部を有す
るパッシベーション膜と、 前記パッシベーション膜の前記開口部内に形成されたソ
ース電極及びドレイン電極と、 を有し、前記低濃度不純物領域は前記ゲート電極をマス
クとして形成され、前記半導体膜の前記ソース領域及び
前記ドレイン領域は前記パッシベーション膜をマスクと
して形成されることを特徴とする薄膜トランジスタ。 - 【請求項２】 半導体膜のチャンネル領域に対応する部
分上のみにゲート絶縁膜とゲート電極を形成し、前記ゲ
ート電極をマスクとして前記半導体膜に低濃度不純物領
域を形成し、全体をパッシベーション膜で覆った上、前
記パッシベーション膜の、前記半導体膜に形成されるソ
ース領域とドレイン領域に対応する部分に開口部を設
け、この開口部を通して不純物を高濃度に注入して前記
半導体膜にソース領域とドレイン領域を形成し、前記開
口部内に導電層を堆積してソース電極とドレイン電極を
形成することを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16179192A JP3200640B2 (ja) | 1992-05-29 | 1992-05-29 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16179192A JP3200640B2 (ja) | 1992-05-29 | 1992-05-29 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335332A JPH05335332A (ja) | 1993-12-17 |
| JP3200640B2 true JP3200640B2 (ja) | 2001-08-20 |
Family
ID=15741982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16179192A Expired - Lifetime JP3200640B2 (ja) | 1992-05-29 | 1992-05-29 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200640B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486993B2 (ja) * | 1994-12-28 | 2004-01-13 | セイコーエプソン株式会社 | アクティブマトリクス基板、及び液晶表示装置 |
| US8975637B2 (en) | 2009-10-07 | 2015-03-10 | Sharp Kabushiki Kaisha | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device |
-
1992
- 1992-05-29 JP JP16179192A patent/JP3200640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335332A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078080A (en) | Asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region | |
| US5831306A (en) | Asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region | |
| KR100206876B1 (ko) | 모스전계효과트랜지스터 제조방법 | |
| US5175119A (en) | Method of producing insulated-gate field effect transistor | |
| JP3455452B2 (ja) | 半導体デバイス及びその製造方法 | |
| US5460998A (en) | Integrated P+ implant sequence in DPDM process for suppression of GIDL | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
| US5712204A (en) | Method of making a semiconductor device having reduced junction capacitance between the source and drain regions and the substrate | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| JPH077773B2 (ja) | 半導体装置の製造方法 | |
| JP3200640B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2827882B2 (ja) | 半導体装置の製造方法 | |
| KR0154306B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| US5686327A (en) | Method for fabricating semiconductor device | |
| JP3034351B2 (ja) | 半導体装置の製造方法 | |
| US7015103B2 (en) | Method for fabricating vertical transistor | |
| JP2001036071A (ja) | 半導体装置の製造方法 | |
| JP3146636B2 (ja) | 低濃度不純物導入領域を備える薄膜トランジスタの製造方法 | |
| JP3197669B2 (ja) | 薄膜トランジスタ並びにその製造方法 | |
| JPH05152328A (ja) | 薄膜トランジスタの製造方法 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |