JPH07202187A - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法Info
- Publication number
- JPH07202187A JPH07202187A JP5345586A JP34558693A JPH07202187A JP H07202187 A JPH07202187 A JP H07202187A JP 5345586 A JP5345586 A JP 5345586A JP 34558693 A JP34558693 A JP 34558693A JP H07202187 A JPH07202187 A JP H07202187A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- oxide film
- film
- polysilicon film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 229920005591 polysilicon Polymers 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 108091006146 Channels Proteins 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 238000012856 packing Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 134
- 238000010586 diagram Methods 0.000 description 30
- 239000000969 carrier Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 240000008881 Oenanthe javanica Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 従来より素子特性を向上させ、工程を単純化
させた改善されたＬＤＤＭＯＳトランジスタの製造方法
を提供する。 【構成】 第１導電型のシリコン基板上にフィールド酸
化膜を形成し、酸化膜を蒸着し、エッチングしてアクテ
ィブ領域上に第１開口部を形成し、側壁スペーサを形成
し、チャネル領域を形成し、チャネル領域上の薄膜酸化
膜を除去し、第１ポリシリコン膜を露出されたシリコン
基板上に蒸着させ、スペーサを除去して第１ポリシリコ
ン膜の両側に第２開口部を形成し、低濃度の第２導電型
の不純物を第２開口部を通じて基板にイオン注入して、
低濃度のソース／ドレーン領域を形成し、一旦前記第１
ポリシリコン膜を除去して酸化膜を成長させてゲート酸
化膜を形成し、第２ポリシリコン膜を選択的に蒸着させ
て第３開口部を詰めることを特徴とする。
させた改善されたＬＤＤＭＯＳトランジスタの製造方法
を提供する。 【構成】 第１導電型のシリコン基板上にフィールド酸
化膜を形成し、酸化膜を蒸着し、エッチングしてアクテ
ィブ領域上に第１開口部を形成し、側壁スペーサを形成
し、チャネル領域を形成し、チャネル領域上の薄膜酸化
膜を除去し、第１ポリシリコン膜を露出されたシリコン
基板上に蒸着させ、スペーサを除去して第１ポリシリコ
ン膜の両側に第２開口部を形成し、低濃度の第２導電型
の不純物を第２開口部を通じて基板にイオン注入して、
低濃度のソース／ドレーン領域を形成し、一旦前記第１
ポリシリコン膜を除去して酸化膜を成長させてゲート酸
化膜を形成し、第２ポリシリコン膜を選択的に蒸着させ
て第３開口部を詰めることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、工程を従来より単純化
させ、かつ素子特性を向上させた、改善されたＬＤＤ
ＭＯＳトランジスタの製造方法に関する。
させ、かつ素子特性を向上させた、改善されたＬＤＤ
ＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】ＭＯＳトランジスタの高集積化にしたが
ってゲート電極のエッジ部分、すなわちドレーン領域に
隣接したチャネル領域において高電界が形成されてホッ
トキャリヤが発生され、このホットキャリヤによりＭＯ
Ｓトランジスタの動作特性が低下し、寿命が短縮され
た、このようなホットキャリヤの発生を解消するため
に、高濃度ソース／ドレーン領域に隣接した部分の電界
を消去させるための低濃度ソース／ドレーン領域が高濃
度ソース／ドレーン領域に隣接して形成されるＬＤＤ構
造が提案された。
ってゲート電極のエッジ部分、すなわちドレーン領域に
隣接したチャネル領域において高電界が形成されてホッ
トキャリヤが発生され、このホットキャリヤによりＭＯ
Ｓトランジスタの動作特性が低下し、寿命が短縮され
た、このようなホットキャリヤの発生を解消するため
に、高濃度ソース／ドレーン領域に隣接した部分の電界
を消去させるための低濃度ソース／ドレーン領域が高濃
度ソース／ドレーン領域に隣接して形成されるＬＤＤ構
造が提案された。
【０００３】図１は一般のＬＤＤ ＭＯＳトランジスタ
の断面図である。一般のＬＤＤ ＭＯＳトランジスタの
製造方法は、ｐ型半導体基板１１上に酸化膜およびポリ
シリコン膜を全面的に形成した後、パターニングしてチ
ャネル領域１２上にゲート酸化膜１５とゲート１６を形
成するステップと、ゲート１６をマスクして低濃度のｎ
型不純物を基板１１にイオン注入して低濃度のソース／
ドレーン領域１３を形成するステップと、基板全面に酸
化膜を蒸着した後異方性エッチングして側壁スペーサ１
７を形成するステップと、この側壁スペーサ１７をマス
クとして高濃度のｎ型不純物をイオン注入して高濃度の
ソース／ドレーン領域１４を形成するステップと、から
なる。
の断面図である。一般のＬＤＤ ＭＯＳトランジスタの
製造方法は、ｐ型半導体基板１１上に酸化膜およびポリ
シリコン膜を全面的に形成した後、パターニングしてチ
ャネル領域１２上にゲート酸化膜１５とゲート１６を形
成するステップと、ゲート１６をマスクして低濃度のｎ
型不純物を基板１１にイオン注入して低濃度のソース／
ドレーン領域１３を形成するステップと、基板全面に酸
化膜を蒸着した後異方性エッチングして側壁スペーサ１
７を形成するステップと、この側壁スペーサ１７をマス
クとして高濃度のｎ型不純物をイオン注入して高濃度の
ソース／ドレーン領域１４を形成するステップと、から
なる。
【０００４】しかしながら、図１のＬＤＤ ＭＯＳトラ
ンジスタは、発生されたホットキャリヤが低濃度ソース
／ドレーン領域１３上の酸化膜１７にトラップされてト
ランジスタのトランスコンダクタンス（ｔｒａｎｓｃｏ
ｎｄｕｃｔａｎｃｅ）を減少させて直列抵抗（ｓｅｒｉ
ｅｓ ｒｅｓｉｓｔａｎｃｅ）を変化させてしまうとい
う問題点があった。
ンジスタは、発生されたホットキャリヤが低濃度ソース
／ドレーン領域１３上の酸化膜１７にトラップされてト
ランジスタのトランスコンダクタンス（ｔｒａｎｓｃｏ
ｎｄｕｃｔａｎｃｅ）を減少させて直列抵抗（ｓｅｒｉ
ｅｓ ｒｅｓｉｓｔａｎｃｅ）を変化させてしまうとい
う問題点があった。
【０００５】このような問題点を解消するために、チャ
ネル領域においては厚くなり、かつ低濃度ソース／ドレ
ーン領域と重畳される部分においては薄い逆Ｔ字状のゲ
ート構造を有するＬＤＤ（ＩＴＬＤＤ： Ｉｎｖｅｒｓ
ｅ−Ｔ ｇａｔｅ ＬＤＤ）ＭＯＳトランジスタが提案
された。
ネル領域においては厚くなり、かつ低濃度ソース／ドレ
ーン領域と重畳される部分においては薄い逆Ｔ字状のゲ
ート構造を有するＬＤＤ（ＩＴＬＤＤ： Ｉｎｖｅｒｓ
ｅ−Ｔ ｇａｔｅ ＬＤＤ）ＭＯＳトランジスタが提案
された。
【０００６】図２〜図７は従来の逆Ｔ字形のＬＤＤ Ｍ
ＯＳトランジスタの製造工程図である。図２を参照すれ
ば、シリコン基板２１上に薄膜の酸化膜２２を形成し、
酸化膜２２上にポリシリコン膜２３を肉厚に形成する。
ポリシリコン膜２３上に、さらに酸化膜２４を形成し、
その上に補とレジスト膜２４を塗布する。フォトエッチ
ング工程により所望のパターンを得、その以外部分の酸
化膜２４を露出させる。図３を参照すれば、ホトレジス
ト膜２５をマスクとして露出された酸化膜２４をエッチ
ングしてポリシリコン膜２３を露出させる。露出された
ポリシリコン膜２３の表面から一定距離だけエッチング
し、チャネル領域のポリシリコン膜２３Ａを初期の蒸着
厚さに保ち、かつその以外の部分２３Ｂは相対的に薄く
形成する。
ＯＳトランジスタの製造工程図である。図２を参照すれ
ば、シリコン基板２１上に薄膜の酸化膜２２を形成し、
酸化膜２２上にポリシリコン膜２３を肉厚に形成する。
ポリシリコン膜２３上に、さらに酸化膜２４を形成し、
その上に補とレジスト膜２４を塗布する。フォトエッチ
ング工程により所望のパターンを得、その以外部分の酸
化膜２４を露出させる。図３を参照すれば、ホトレジス
ト膜２５をマスクとして露出された酸化膜２４をエッチ
ングしてポリシリコン膜２３を露出させる。露出された
ポリシリコン膜２３の表面から一定距離だけエッチング
し、チャネル領域のポリシリコン膜２３Ａを初期の蒸着
厚さに保ち、かつその以外の部分２３Ｂは相対的に薄く
形成する。
【０００７】その後、残っているホトレジスト膜２５を
除去した後、シリコン基板２１にｎ型不純物をイオン注
入して（図４）低濃度のソース／ドレーン領域２６，２
７を形成する。この時酸化膜２４は不純物の厚い部分２
３Ａを介してシリコン基板２１にイオン注入されること
を防止する。従って薄いポリシリコン膜２３ｂの部分に
のみシリコン基板２１にイオンが注入される。
除去した後、シリコン基板２１にｎ型不純物をイオン注
入して（図４）低濃度のソース／ドレーン領域２６，２
７を形成する。この時酸化膜２４は不純物の厚い部分２
３Ａを介してシリコン基板２１にイオン注入されること
を防止する。従って薄いポリシリコン膜２３ｂの部分に
のみシリコン基板２１にイオンが注入される。
【０００８】酸化膜を基板全面に肉厚蒸着した後、異方
性エッチングして側壁スペーサ２８を形成する（図
５）。しかる後、側壁スペーサ２８をマスクとして薄い
ポリシリコン膜２３Ｂをエッチングすると、脚（ｌｅ
ｇ）２３Ａおよび上部（ｔｏｐ）２３Ｂを有する逆Ｔ字
状ゲート２３が形成される。
性エッチングして側壁スペーサ２８を形成する（図
５）。しかる後、側壁スペーサ２８をマスクとして薄い
ポリシリコン膜２３Ｂをエッチングすると、脚（ｌｅ
ｇ）２３Ａおよび上部（ｔｏｐ）２３Ｂを有する逆Ｔ字
状ゲート２３が形成される。
【０００９】側壁スペーサ２８、酸化膜２４およびゲー
ト２３をマスクとしてｎ型不純物をイオン注入して高濃
度のソース／ドレーン領域２９，３０を形成する（図
７）。最終に、側壁スペーサ２８を除去すれば上部２３
Ｂが低濃度ソース／ドレーン領域２６，２７とオーバラ
ップされた逆Ｔ字状ゲート２３を有するＬＤＤ ＭＯＳ
トランジスタが製造される。
ト２３をマスクとしてｎ型不純物をイオン注入して高濃
度のソース／ドレーン領域２９，３０を形成する（図
７）。最終に、側壁スペーサ２８を除去すれば上部２３
Ｂが低濃度ソース／ドレーン領域２６，２７とオーバラ
ップされた逆Ｔ字状ゲート２３を有するＬＤＤ ＭＯＳ
トランジスタが製造される。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
逆Ｔ字状ゲート２３を有するＬＤＤ ＭＯＳトランジス
タの製造方法は次のような問題点を有する。逆Ｔ字状ゲ
ートを形成するためのポリシリコン膜のエッチングの
際、正確にエッチングを調節することが困難であるので
所望するトランジスタを製造するのが難しい。図８〜図
１３は従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳトラ
ンジスタの製造工程図である。図８Ａを参照すれば、ｐ
型シリコン基板４１上に通常のフィールド酸化工程によ
り素子分離用フィールド酸化膜４２を形成する。ｐ型シ
リコン基板４１のアクティブ領域上にゲート酸化膜４４
を成長させ、その上に第１ポリシリコン膜４５を蒸着す
る。第１ポリシリコン膜４５上に低温酸化膜（ＬＴＯ：
Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）４６を
蒸着し、エッチングして開口部４７を形成する。基板全
面に窒化膜を蒸着した後、異方性エッチングして低温酸
化膜４６の側壁にスペーサ４８を形成する。スペーサ４
８をマスクとして開口部４７を通じて基板４１上に不純
物をイオン注入してｐ型チャネル領域を形成する（図
９）。図１０に示すように、第２ポリシリコン膜５０を
蒸着して開口部４７を詰める。開口部４７に詰められた
第２ポリシリコン膜５０は逆Ｔ字状ゲートの脚となる。
さらに図１１に示すように、ポリシリコン膜５０および
スペーサ４８をマスクとして低温酸化膜４６を全部除去
する。これによりスペーサ４８および第２ポリシリコン
膜５０の下方を除いて第１ポリシリコン膜４５が露出さ
れる。第２ポリシリコン膜５０およびスペーサ４８をマ
スクとして高濃度のｎ型不純物を基板４１にイオン注入
してチャネル領域の両方に高濃度のソース／ドレーン領
域５１，５２を形成する。イオンを注入した後図１２の
ように露出された第１ポリシリコン膜４５とスペーサ４
８をマスクとしてエッチングする。残っている第１ポリ
シリコン膜４５は逆Ｔ字状ゲートの上方となる。これに
より第１ポリシリコン膜４５からなる上方と第２ポリシ
リコン膜５０からなる脚とを有する逆Ｔ字状ゲートが完
成される。その後図１３のように、側壁スペーサ４８を
除去し、低濃度のｎ型不純物を基板４１にイオン注入し
て高濃度のソース／ドレーン領域５１，５２とチャネル
領域４９間に各々低濃度のソース／ドレーン領域５４，
５５を形成する。かくして第１ポリシリコン膜４５と第
２ポリシリコン膜５０とからなる逆Ｔ字状ゲートと低濃
度のソース／ドレーン領域５４，５５および高濃度のソ
ース／ドレーン領域５１，５２のＬＤＤ構造を有するＭ
ＯＳトランジスタを製造する。前述したように、逆Ｔ字
状ゲートのＬＤＤ ＭＯＳトランジスタの製造方法は、
ゲート酸化膜を初期工程で成長させるので、後続のエッ
チング工程の際損傷される。そのため信頼性の低下を招
来する。またこの方法は逆Ｔ字状ゲートが２個のポリシ
リコン膜で形成されるので、ゲート自身の抵抗値が増加
する問題点がある。本発明の目的は、従来より素子特性
を向上させ、工程を単純化させた改善されたＬＤＤ Ｍ
ＯＳトランジスタの製造方法を提供することにある。
逆Ｔ字状ゲート２３を有するＬＤＤ ＭＯＳトランジス
タの製造方法は次のような問題点を有する。逆Ｔ字状ゲ
ートを形成するためのポリシリコン膜のエッチングの
際、正確にエッチングを調節することが困難であるので
所望するトランジスタを製造するのが難しい。図８〜図
１３は従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳトラ
ンジスタの製造工程図である。図８Ａを参照すれば、ｐ
型シリコン基板４１上に通常のフィールド酸化工程によ
り素子分離用フィールド酸化膜４２を形成する。ｐ型シ
リコン基板４１のアクティブ領域上にゲート酸化膜４４
を成長させ、その上に第１ポリシリコン膜４５を蒸着す
る。第１ポリシリコン膜４５上に低温酸化膜（ＬＴＯ：
Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）４６を
蒸着し、エッチングして開口部４７を形成する。基板全
面に窒化膜を蒸着した後、異方性エッチングして低温酸
化膜４６の側壁にスペーサ４８を形成する。スペーサ４
８をマスクとして開口部４７を通じて基板４１上に不純
物をイオン注入してｐ型チャネル領域を形成する（図
９）。図１０に示すように、第２ポリシリコン膜５０を
蒸着して開口部４７を詰める。開口部４７に詰められた
第２ポリシリコン膜５０は逆Ｔ字状ゲートの脚となる。
さらに図１１に示すように、ポリシリコン膜５０および
スペーサ４８をマスクとして低温酸化膜４６を全部除去
する。これによりスペーサ４８および第２ポリシリコン
膜５０の下方を除いて第１ポリシリコン膜４５が露出さ
れる。第２ポリシリコン膜５０およびスペーサ４８をマ
スクとして高濃度のｎ型不純物を基板４１にイオン注入
してチャネル領域の両方に高濃度のソース／ドレーン領
域５１，５２を形成する。イオンを注入した後図１２の
ように露出された第１ポリシリコン膜４５とスペーサ４
８をマスクとしてエッチングする。残っている第１ポリ
シリコン膜４５は逆Ｔ字状ゲートの上方となる。これに
より第１ポリシリコン膜４５からなる上方と第２ポリシ
リコン膜５０からなる脚とを有する逆Ｔ字状ゲートが完
成される。その後図１３のように、側壁スペーサ４８を
除去し、低濃度のｎ型不純物を基板４１にイオン注入し
て高濃度のソース／ドレーン領域５１，５２とチャネル
領域４９間に各々低濃度のソース／ドレーン領域５４，
５５を形成する。かくして第１ポリシリコン膜４５と第
２ポリシリコン膜５０とからなる逆Ｔ字状ゲートと低濃
度のソース／ドレーン領域５４，５５および高濃度のソ
ース／ドレーン領域５１，５２のＬＤＤ構造を有するＭ
ＯＳトランジスタを製造する。前述したように、逆Ｔ字
状ゲートのＬＤＤ ＭＯＳトランジスタの製造方法は、
ゲート酸化膜を初期工程で成長させるので、後続のエッ
チング工程の際損傷される。そのため信頼性の低下を招
来する。またこの方法は逆Ｔ字状ゲートが２個のポリシ
リコン膜で形成されるので、ゲート自身の抵抗値が増加
する問題点がある。本発明の目的は、従来より素子特性
を向上させ、工程を単純化させた改善されたＬＤＤ Ｍ
ＯＳトランジスタの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、第１導電型のシリコン基板上に
フィールド酸化工程によりアクティブ領域を分離するた
めのフィールド酸化膜を形成するステップと、基板全面
に酸化膜を肉厚に蒸着しエッチングしてアクティブ領域
上に第１開口部を形成するステップと、第１開口部内の
薄膜酸化膜の側壁にスペーサを形成するステップと、ス
ペーサをマスクとして第１導電型不純物を第１開口部を
通じて基板にイオン注入してチャネル領域を形成するス
テップと、チャネル領域上に薄膜酸化膜を除去して第１
開口部内のシリコン基板を露出するステップと、第１ポ
リシリコン膜を露出されたシリコン基板上に蒸着させて
第１開口部を詰めるステップと、スペーサを除去して第
１ポリシリコン膜の両方に第２開口部を形成するステッ
プと、低濃度の第２導電型の不純物を第２開口部を通じ
て基板にイオン注入して前記チャネル領域の両方面に隣
接するように、低濃度のソース／ドレーン領域を形成す
るステップと、前記第１ポリシリコン膜を除去してチャ
ネル領域および低濃度のソース／ドレーン領域が露出さ
れるように第３開口部を形成するステップと、基板全面
に酸化膜を成長させてゲート酸化膜を形成するステップ
と、第２ポリシリコン膜を選択的に蒸着させて第３開口
部を詰めるステップと、第２ポリシリコン膜をマスクと
してゲート酸化膜をパターニングするステップと、残っ
ている酸化膜を除去するステップと、第２ポリシリコン
膜をマスクとして高濃度の第２導電型の不純物をイオン
注入して前記低濃度のソース／ドレーン領域と隣接する
ように、高濃度のソース／ドレーン領域を形成するステ
ップと、を含むＭＯＳトランジスタの製造方法を提供す
る。
めに、本発明によれば、第１導電型のシリコン基板上に
フィールド酸化工程によりアクティブ領域を分離するた
めのフィールド酸化膜を形成するステップと、基板全面
に酸化膜を肉厚に蒸着しエッチングしてアクティブ領域
上に第１開口部を形成するステップと、第１開口部内の
薄膜酸化膜の側壁にスペーサを形成するステップと、ス
ペーサをマスクとして第１導電型不純物を第１開口部を
通じて基板にイオン注入してチャネル領域を形成するス
テップと、チャネル領域上に薄膜酸化膜を除去して第１
開口部内のシリコン基板を露出するステップと、第１ポ
リシリコン膜を露出されたシリコン基板上に蒸着させて
第１開口部を詰めるステップと、スペーサを除去して第
１ポリシリコン膜の両方に第２開口部を形成するステッ
プと、低濃度の第２導電型の不純物を第２開口部を通じ
て基板にイオン注入して前記チャネル領域の両方面に隣
接するように、低濃度のソース／ドレーン領域を形成す
るステップと、前記第１ポリシリコン膜を除去してチャ
ネル領域および低濃度のソース／ドレーン領域が露出さ
れるように第３開口部を形成するステップと、基板全面
に酸化膜を成長させてゲート酸化膜を形成するステップ
と、第２ポリシリコン膜を選択的に蒸着させて第３開口
部を詰めるステップと、第２ポリシリコン膜をマスクと
してゲート酸化膜をパターニングするステップと、残っ
ている酸化膜を除去するステップと、第２ポリシリコン
膜をマスクとして高濃度の第２導電型の不純物をイオン
注入して前記低濃度のソース／ドレーン領域と隣接する
ように、高濃度のソース／ドレーン領域を形成するステ
ップと、を含むＭＯＳトランジスタの製造方法を提供す
る。
【００１２】
【実施例】以下、図面に基づいて本発明を詳述する。図
１４〜図１９は本発明の第１実施例によるＬＤＤ ＭＯ
Ｓトランジスタの製造工程図である。まず、ｐ型シリコ
ン基板６１上に通常のフィールド酸化工程により薄膜の
酸化膜２２を形成し、基板全面に酸化膜６４を肉厚蒸着
する（図１４）。参照符号６３はアクティブ領域を示
す。
１４〜図１９は本発明の第１実施例によるＬＤＤ ＭＯ
Ｓトランジスタの製造工程図である。まず、ｐ型シリコ
ン基板６１上に通常のフィールド酸化工程により薄膜の
酸化膜２２を形成し、基板全面に酸化膜６４を肉厚蒸着
する（図１４）。参照符号６３はアクティブ領域を示
す。
【００１３】酸化膜６４をエッチングして開口部６５を
形成する。これによりアクティブ領域６３に該当するシ
リコン基板６１の一部を露出させる。基板全面に薄膜の
酸化膜６６を成長させ、前記酸化膜６６をエッチング率
の異なる絶縁膜を、基板全面に蒸着した後、エッチング
バックして開口部６５内に側壁にスペーサ６７を形成す
る（図１５）。スペーサ用絶縁膜として窒化膜が用いら
れる。スペーサをマスクとして開口部６５を通じてシリ
コン基板６１にｐ型不純物をイオン注入してｐ型チャネ
ル領域６８を形成する。
形成する。これによりアクティブ領域６３に該当するシ
リコン基板６１の一部を露出させる。基板全面に薄膜の
酸化膜６６を成長させ、前記酸化膜６６をエッチング率
の異なる絶縁膜を、基板全面に蒸着した後、エッチング
バックして開口部６５内に側壁にスペーサ６７を形成す
る（図１５）。スペーサ用絶縁膜として窒化膜が用いら
れる。スペーサをマスクとして開口部６５を通じてシリ
コン基板６１にｐ型不純物をイオン注入してｐ型チャネ
ル領域６８を形成する。
【００１４】ｐ型チャネル領域６８上の薄膜の酸化膜６
６をエッチングして除去し、開口部６５内のｐ型領域上
に第１ポリシリコン膜６９を選択的に蒸着させて開口部
６５を詰める（図１６）。側壁にスペーサ６７を除去
し、低濃度のｎ型不純物を、スペーサ７７の除去によっ
て作られた開口部７０を通じて基板６１にイオン注入し
て低濃度のソース／ドレーン領域７１，７２を形成する
（図１７）。低濃度のソース／ドレーン領域７１，７２
は、ｐ型チャネル領域６８の両方面に隣接して形成され
る。
６をエッチングして除去し、開口部６５内のｐ型領域上
に第１ポリシリコン膜６９を選択的に蒸着させて開口部
６５を詰める（図１６）。側壁にスペーサ６７を除去
し、低濃度のｎ型不純物を、スペーサ７７の除去によっ
て作られた開口部７０を通じて基板６１にイオン注入し
て低濃度のソース／ドレーン領域７１，７２を形成する
（図１７）。低濃度のソース／ドレーン領域７１，７２
は、ｐ型チャネル領域６８の両方面に隣接して形成され
る。
【００１５】選択的に蒸着された第１ポリシリコン膜６
９を除去して開口部７３を形成させ、さらに薄膜の酸化
膜を成長させてゲート酸化膜７４を形成する（図１
８）。このゲート酸化膜７４はｐ型チャネル領域６８上
の酸化膜の厚さより低濃度のソース／ドレーン領域７
１，７２上の酸化膜の厚さが肉厚に形成される。その後
図１９のように、第２ポリシリコン膜７５を選択的に蒸
着させて開口部７３を詰める。この第２ポリシリコン膜
７５がゲートとなる。
９を除去して開口部７３を形成させ、さらに薄膜の酸化
膜を成長させてゲート酸化膜７４を形成する（図１
８）。このゲート酸化膜７４はｐ型チャネル領域６８上
の酸化膜の厚さより低濃度のソース／ドレーン領域７
１，７２上の酸化膜の厚さが肉厚に形成される。その後
図１９のように、第２ポリシリコン膜７５を選択的に蒸
着させて開口部７３を詰める。この第２ポリシリコン膜
７５がゲートとなる。
【００１６】第２ポリシリコン膜７５を選択的に蒸着し
た後、第２ポリシリコン膜７５をマスクとしてゲート酸
化膜７４をパターニングし、残っている酸化膜６４まで
も全部除去する。ゲート用第２ポリシリコン膜７５をマ
スクとして基板６１に高濃度のｎ型不純物をイオン注入
して前記低濃度のソース／ドレーン領域７１，７２に隣
接するように、高濃度のソース／ドレーン領域７６，７
７を形成する。したがって、単一のポリシリコン膜とな
り、厚さの厚い上部および長さの短い脚を有するＴ字形
のゲートと、高濃度のソース／ドレーン領域７６，７７
および低濃度のソース／ドレーン領域７１，７２を有す
るＬＤＤ構造のＭＯＳトランジスタが得られる。
た後、第２ポリシリコン膜７５をマスクとしてゲート酸
化膜７４をパターニングし、残っている酸化膜６４まで
も全部除去する。ゲート用第２ポリシリコン膜７５をマ
スクとして基板６１に高濃度のｎ型不純物をイオン注入
して前記低濃度のソース／ドレーン領域７１，７２に隣
接するように、高濃度のソース／ドレーン領域７６，７
７を形成する。したがって、単一のポリシリコン膜とな
り、厚さの厚い上部および長さの短い脚を有するＴ字形
のゲートと、高濃度のソース／ドレーン領域７６，７７
および低濃度のソース／ドレーン領域７１，７２を有す
るＬＤＤ構造のＭＯＳトランジスタが得られる。
【００１７】図２０〜２６は本発明の第２実施例による
ＬＤＤ ＭＯＳトランジスタの製造工程図である。図２
０を参照すれば、ｐ型シリコン基板８１上に通常のフィ
ールド酸化工程によりアクティブ領域８３間を分離する
ためのフィールド酸化膜８２を形成する。基板全面に酸
化膜８４を肉厚に蒸着する。その酸化膜８４をエッチン
グして開口部８５を形成する。基板全面に酸化膜８４と
はエッチング率の異なる窒化膜のような絶縁膜を蒸着し
た後、異方性エッチングして開口部８５内の酸化膜８４
の側壁にスペーサ８５を形成する（図２１）。これによ
り開口部８５内のシリコン基板８１が露出される。この
スペーサ８５をマスクとして露出された基板８１にｐ型
不純物をイオン注入してｐ型チャネル領域８７を形成す
る。
ＬＤＤ ＭＯＳトランジスタの製造工程図である。図２
０を参照すれば、ｐ型シリコン基板８１上に通常のフィ
ールド酸化工程によりアクティブ領域８３間を分離する
ためのフィールド酸化膜８２を形成する。基板全面に酸
化膜８４を肉厚に蒸着する。その酸化膜８４をエッチン
グして開口部８５を形成する。基板全面に酸化膜８４と
はエッチング率の異なる窒化膜のような絶縁膜を蒸着し
た後、異方性エッチングして開口部８５内の酸化膜８４
の側壁にスペーサ８５を形成する（図２１）。これによ
り開口部８５内のシリコン基板８１が露出される。この
スペーサ８５をマスクとして露出された基板８１にｐ型
不純物をイオン注入してｐ型チャネル領域８７を形成す
る。
【００１８】ｐ型チャネル領域８７の上、すなわち露出
されたシリコン基板８１上に第１ポリシリコン膜８８を
選択的に蒸着させて第１開口部８５を詰める（図２
２）。スペーサ８５をエッチングして第１ポリシリコン
膜８８の両方に第２開口部８９を形成させ、そこを通じ
て低濃度のｎ型不純物をイオン注入して低濃度のソース
／ドレーン領域９０，９１をｐ型チャネル領域８７の両
側面に隣接されるように形成する（図２３）。第１ポリ
シリコン膜８８を除去して第３開口部９２を形成する。
これによりｐ型チャネル領域８７および低濃度のソース
／ドレーン領域９０，９１に該当するシリコン基板８１
が露出される（図２４）。
されたシリコン基板８１上に第１ポリシリコン膜８８を
選択的に蒸着させて第１開口部８５を詰める（図２
２）。スペーサ８５をエッチングして第１ポリシリコン
膜８８の両方に第２開口部８９を形成させ、そこを通じ
て低濃度のｎ型不純物をイオン注入して低濃度のソース
／ドレーン領域９０，９１をｐ型チャネル領域８７の両
側面に隣接されるように形成する（図２３）。第１ポリ
シリコン膜８８を除去して第３開口部９２を形成する。
これによりｐ型チャネル領域８７および低濃度のソース
／ドレーン領域９０，９１に該当するシリコン基板８１
が露出される（図２４）。
【００１９】露出されたシリコン基板８１上に酸化膜を
成長させてゲート酸化膜９３を形成し、その上に選択的
に第２ポリシリコン膜９４を蒸着させて第３開口部９２
を詰める。第２ポリシリコン膜はゲートとして作用する
（図２５）。最後に図２６に示すように、酸化膜８４を
全部除去し、第２ポリシリコン膜９４をマスクとして高
濃度のｎ型不純物をイオン注入して高濃度のソース／ド
レーン領域９５，９６を形成する。これによりゲート９
４が低濃度のソース／ドレーン領域９０，９１とオーバ
ラップされたＬＤＤ構造のＭＯＳトランジスタが得られ
る。
成長させてゲート酸化膜９３を形成し、その上に選択的
に第２ポリシリコン膜９４を蒸着させて第３開口部９２
を詰める。第２ポリシリコン膜はゲートとして作用する
（図２５）。最後に図２６に示すように、酸化膜８４を
全部除去し、第２ポリシリコン膜９４をマスクとして高
濃度のｎ型不純物をイオン注入して高濃度のソース／ド
レーン領域９５，９６を形成する。これによりゲート９
４が低濃度のソース／ドレーン領域９０，９１とオーバ
ラップされたＬＤＤ構造のＭＯＳトランジスタが得られ
る。
【００２０】図２７〜３３は本発明に第３実施例による
ＬＤＤ ＭＯＳトランジスタの製造工程図である。図２
７を参照すれば、ｐ型シリコン基板１０１上にアクティ
ブ領域１０３間を分離するためのフィールド酸化膜１０
２を成長させて、基板全面に酸化膜１０４を肉厚に蒸着
する。その後、酸化膜８４をエッチングして開口部１０
５を形成し、所望するゲート酸化膜より肉厚に酸化膜１
０４を全面に形成する（図２８）。前記酸化膜１０４と
はエッチング率の異なる窒化膜のような絶縁膜を基板全
面に蒸着させ、異方性エッチングして第１開口部１０５
内の側壁にスペーサ１０７を形成する。このスペーサ１
０７をマスクとして第１開口部１０５を通じて基板１０
１にＰ型不純物をイオン注入して、ｐ型チャネル領域１
０８を形成する。
ＬＤＤ ＭＯＳトランジスタの製造工程図である。図２
７を参照すれば、ｐ型シリコン基板１０１上にアクティ
ブ領域１０３間を分離するためのフィールド酸化膜１０
２を成長させて、基板全面に酸化膜１０４を肉厚に蒸着
する。その後、酸化膜８４をエッチングして開口部１０
５を形成し、所望するゲート酸化膜より肉厚に酸化膜１
０４を全面に形成する（図２８）。前記酸化膜１０４と
はエッチング率の異なる窒化膜のような絶縁膜を基板全
面に蒸着させ、異方性エッチングして第１開口部１０５
内の側壁にスペーサ１０７を形成する。このスペーサ１
０７をマスクとして第１開口部１０５を通じて基板１０
１にＰ型不純物をイオン注入して、ｐ型チャネル領域１
０８を形成する。
【００２１】前記スペーサ１０７をマスクとして所望す
る厚さで酸化膜１０６をエッチングしてチャネル領域１
０８上の酸化膜１０９を相対的に薄くする。前記スペー
サ１０７をマスクとして前記薄い酸化膜１０９上にのみ
選択的に第１ポリシリコン膜１１０を蒸着させて開口部
１０５を詰める。その後、スペーサ１０７を除去して第
１ポリシリコン膜１１０の両方に第２開口部１１１を形
成する。この第２開口部１１１を通じてｎ型不純物を基
板１０１にイオン注入してｐ型チャネル領域１０８の両
方面に隣接するように、低濃度のソース／ドレーン領域
１１２，１１３を形成する。
る厚さで酸化膜１０６をエッチングしてチャネル領域１
０８上の酸化膜１０９を相対的に薄くする。前記スペー
サ１０７をマスクとして前記薄い酸化膜１０９上にのみ
選択的に第１ポリシリコン膜１１０を蒸着させて開口部
１０５を詰める。その後、スペーサ１０７を除去して第
１ポリシリコン膜１１０の両方に第２開口部１１１を形
成する。この第２開口部１１１を通じてｎ型不純物を基
板１０１にイオン注入してｐ型チャネル領域１０８の両
方面に隣接するように、低濃度のソース／ドレーン領域
１１２，１１３を形成する。
【００２２】その後図３１のように第２ポリシリコン膜
１１５をエッチングして除去して、第３開口部１１４を
形成する。さらに図３２，３３に示すように、第１ポリ
シリコン膜１１５を選択的に蒸着させて第３開口部１１
４を詰め、酸化膜１０６をパターニングしてゲート酸化
膜１１６を形成した後、厚い膜の酸化膜１０４を除去し
て、高濃度のｎ型ソース／ドレーン領域１１７，１１８
を形成する。
１１５をエッチングして除去して、第３開口部１１４を
形成する。さらに図３２，３３に示すように、第１ポリ
シリコン膜１１５を選択的に蒸着させて第３開口部１１
４を詰め、酸化膜１０６をパターニングしてゲート酸化
膜１１６を形成した後、厚い膜の酸化膜１０４を除去し
て、高濃度のｎ型ソース／ドレーン領域１１７，１１８
を形成する。
【００２３】したがって、低濃度のソース／ドレーン領
域１１２，１１３と重なる部分で、厚くされたゲート酸
化膜１１６と、上部とが厚く脚が短い単一のポリシリコ
ン膜１１５からなるＴ字状のゲートと、高濃度のソース
／ドレーン領域１１７，１１８と、低濃度のソース／ド
レーン領域１１２，１１３とを有するＬＤＤ構造のＭＯ
Ｓトランジスタが得られる。
域１１２，１１３と重なる部分で、厚くされたゲート酸
化膜１１６と、上部とが厚く脚が短い単一のポリシリコ
ン膜１１５からなるＴ字状のゲートと、高濃度のソース
／ドレーン領域１１７，１１８と、低濃度のソース／ド
レーン領域１１２，１１３とを有するＬＤＤ構造のＭＯ
Ｓトランジスタが得られる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
ゲート酸化膜が低濃度のソース／ドレーン領域と重なる
部分の厚さが肉厚に形成されているので、ホットキャリ
ヤ効果がさらに減少され、オーバラップのキャパシタン
スを低減することができるので、ゲートによるドレーン
リークを低減させることができる。また、窒化膜を利用
した低濃度のソース／ドレーン領域の形成により、微細
な半導体素子を提供する。さらにまた、ゲート酸化膜を
ＭＯＳトランジスタの最終段階で形成するので後続のエ
ッチング工程による損傷を防止することができるので、
ゲート酸化膜の特性を向上することができ、ゲートが単
一のポリシリコン膜で形成されてゲート自身の抵抗を低
減させることができるので、ゲート形成のためのポリシ
リコン膜のエッチング工程を省略して工程が単純化され
る。
ゲート酸化膜が低濃度のソース／ドレーン領域と重なる
部分の厚さが肉厚に形成されているので、ホットキャリ
ヤ効果がさらに減少され、オーバラップのキャパシタン
スを低減することができるので、ゲートによるドレーン
リークを低減させることができる。また、窒化膜を利用
した低濃度のソース／ドレーン領域の形成により、微細
な半導体素子を提供する。さらにまた、ゲート酸化膜を
ＭＯＳトランジスタの最終段階で形成するので後続のエ
ッチング工程による損傷を防止することができるので、
ゲート酸化膜の特性を向上することができ、ゲートが単
一のポリシリコン膜で形成されてゲート自身の抵抗を低
減させることができるので、ゲート形成のためのポリシ
リコン膜のエッチング工程を省略して工程が単純化され
る。
【図１】一般のＬＤＤ ＭＯＳトランジスタの断面図で
ある。
ある。
【図２】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図３】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図４】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図５】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図６】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図７】従来の逆Ｔ字形のＬＤＤ ＭＯＳトランジスタ
の製造工程図である。
の製造工程図である。
【図８】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図９】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１０】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳ
トランジスタの製造工程図である。
トランジスタの製造工程図である。
【図１１】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳ
トランジスタの製造工程図である。
トランジスタの製造工程図である。
【図１２】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳ
トランジスタの製造工程図である。
トランジスタの製造工程図である。
【図１３】従来の改善された逆Ｔ字形のＬＤＤ ＭＯＳ
トランジスタの製造工程図である。
トランジスタの製造工程図である。
【図１４】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１５】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１６】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１７】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１８】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図１９】本発明の第１実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２０】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２１】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２２】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２３】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２４】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２５】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２６】本発明の第２実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２７】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２８】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図２９】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図３０】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図３１】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図３２】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
【図３３】本発明の第３実施例によるＬＤＤ ＭＯＳト
ランジスタの製造工程図である。
ランジスタの製造工程図である。
６１ シリコン基板 ６２ フィールド酸化膜 ６３ アクティブ領域 ６４ 酸化膜 ６５，７０，７３ 開口部 ６６ 薄膜酸化膜 ６７ スペーサ ６８ ｐ型チャネル領域スペーサ第１ポリシリコン膜 ６９ 第１ポリシリコン膜 ７１，７２ 低濃度ソース／ドレーン領域 ７４ ゲート酸化膜 ７５ 第２ポリシリコン膜（ゲート） ７６，７７ 高濃度ソース／ドレーン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギョン・セン・キム 大韓民国・ソウル−シ・ヨンドンポ−グ・ ダンサン・ドン・４−ガ・ガンナムアパー トメント ４−504 (72)発明者 ミン・ハ・パク 大韓民国・ソウル−シ・ソチョ−グ・ウミ ョン−ドン・ゴールドスター エレグトロ ン カンパニー リミテッド内
Claims (10)
- 【請求項１】 第１導電型のシリコン基板（６１）上に
フィールド酸化工程によりアクティブ領域（６３）を分
離するためのフィールド酸化膜（６２）を形成するステ
ップと、 基板全面に酸化膜（６４）を肉厚に蒸着してエッチング
し、アクティブ領域（６３）上に第１開口部（６５）を
形成するステップと、 第１開口部（６５）内の薄膜酸化膜（６６）の側壁にス
ペーサ（６７）を形成するステップと、 スペーサ（６７）をマスクとして第１導電型の不純物を
第１開口部（６５）を通じて基板（６１）にイオン注入
してチャネル領域（６８）を形成するステップと、 チャネル領域（６８）上の薄膜酸化膜（６６）を除去し
て第１開口部（６５）内のシリコン基板（６１）を露出
するステップと、 第１ポリシリコン膜（６９）を蒸着させて第１開口部
（６５）を詰めるステップと、 スペーサ（６７）を除去して第１ポリシリコン膜（６
９）の両側に第２開口部（７０）を形成するステップ
と、 低濃度の第２導電型の不純物を第２開口部（７０）を通
じて基板（６１）にイオン注入して、前記チャネル領域
（６８）の両方面に隣接するように低濃度のソース／ド
レーン領域（７１），（７２）を形成するステップと、 前記第１ポリシリコン膜（６９）を除去して、チャネル
領域（６８）および低濃度のソース／ドレーン領域（７
１），（７２）が露出されるように第３開口部（７３）
を形成するステップと、 基板全面に酸化膜を成長させてゲート酸化膜（７４）を
形成するステップと、 第２ポリシリコン膜（７５）を蒸着させて第３開口部
（７３）を詰めるステップと、 第２ポリシリコン膜（７５）をマスクとしてゲート酸化
膜（７４）をパターニングするステップと、 残っている酸化膜（６４）を除去するステップと、 第２ポリシリコン膜（７５）をマスクとして高濃度の第
２導電型の不純物をイオン注入して前記低濃度のソース
／ドレーン領域（７１），（７２）にそれぞれ隣接した
高濃度のソース／ドレーン領域（７６），（７７）を形
成するステップと、を含むことを特徴とするＭＯＳトラ
ンジスタの製造方法。 - 【請求項２】 スペーサ（６７）として前記薄膜の酸化
膜（６６）とはエッチング率の異なる絶縁膜を用いるこ
とを特徴とする第１項記載のＭＯＳトランジスタの製造
方法。 - 【請求項３】 スペーサ（６７）用絶縁膜として窒化膜
を用いることを特徴とする第２項記載のＭＯＳトランジ
スタの製造方法。 - 【請求項４】 第１ポリシリコン膜（６９）は、前記ス
ペーサ（６７）をマスクとして露出されたシリコン基板
（６１）上にのみ選択的に蒸着させて開口部（６５）を
詰めるように、形成されることを特徴とする第１項記載
のＭＯＳトランジスタの製造方法。 - 【請求項５】 ゲート酸化膜（７４）は、ｐ型チャネル
領域（６８）の上部より低濃度のソース／ドレーン領域
（７１），（７２）の上部において、その厚さがさらに
肉厚に形成されることを特徴とする第１項記載のＭＯＳ
トランジスタの製造方法。 - 【請求項６】 第２ポリシリコン膜（７５）は、第３開
口部（７３）内のゲート酸化膜（７４）上にのみ選択的
に蒸着させて第３開口部（７３）を詰めるように、形成
されることを特徴とする第１項記載のＭＯＳトランジス
タの製造方法。 - 【請求項７】 第２ポリシリコン膜（７５）は、ゲート
として作用することを特徴とする第６項記載のＭＯＳト
ランジスタの製造方法。 - 【請求項８】 第２ポリシリコン膜（７５）は、上部が
相対的に肉厚に形成され、脚の長さが相対的に短いＴ字
状で形成されることを特徴とする第６項記載のＭＯＳト
ランジスタの製造方法。 - 【請求項９】 第１導電型のシリコン基板（８１）上に
フィールド酸化工程によりアクティブ領域（８３）を分
離するためのフィールド酸化膜（８２）を形成するステ
ップと、 基板全面に酸化膜（８４）を肉厚に蒸着しエッチングし
てアクティブ領域（８３）上に第１開口部（６５）を形
成するステップと、 基板全面に酸化膜（８４）を肉厚に蒸着しエッチングし
て開口部（８５）を形成するステップと、 基板全面に絶縁膜を蒸着し、異方性エッチングして酸化
膜（８４）の側壁にスペーサ（８６）を形成し、開口部
（８５）内のシリコン基板（８１）を露出させるステッ
プと、 スペーサ（８６）をマスクとして露出された基板（８
１）に第１導電型のｐ型不純物をイオン注入してチャネ
ル領域（８７）を形成するステップと、 チャネル領域（８７）上にスペーサ（８６）をマスクと
して第１ポリシリコン膜を蒸着させて第１開口部（８
５）を詰めるステップと、 スペーサ（８６）を除去して第１ポリシリコン膜（８
８）の両方に第２開口部（８９）を形成するステップ
と、 第２開口部（８９）を通じて基板（８１）に低濃度の第
２導電型の不純物をイオン注入してチャネル領域（８
７）の両方面に隣接するように、低濃度のソース／ドレ
ーン領域（９１），（９２）を形成するステップと、 第１ポリシリコン膜（８８）を除去して第３開口部（９
２）を形成するステップと、 第３開口部（９２）内のシリコン基板（８１）上にゲー
ト酸化膜（９３）を形成するステップと、 酸化膜（８４）をマスクとしてゲート酸化膜（９３）上
に第２ポリシリコン膜（７５）を蒸着させて第３開口部
（９２）を詰めるステップと、 残っている酸化膜（８４）を除去するステップと、 第２ポリシリコン膜（７５）をマスクとして高濃度の第
２導電型の不純物をイオン注入して前記低濃度のソース
／ドレーン領域にそれぞれ隣接した高濃度のソース／ド
レーン領域を形成するステップと、を含むことを特徴と
するＭＯＳトランジスタの製造方法。 - 【請求項１０】 第１導電型のシリコン基板上に通常の
フィールド酸化工程によりアクティブ領域（１０３）の
間の分離するためのフィールド酸化膜（１０２）を形成
するステップと、 基板全面に第１酸化膜（１０１）を肉厚に蒸着しエッチ
ングしてアクティブ領域（１０３）上に開口部（１０
５）を形成するステップと、 基板全面に所望する酸化膜の厚さより厚く第２酸化膜
（１０６）を成長するステップと、 第１開口部（１０５）内の第２酸化膜（１０６）の側壁
にスペーサ（１０７）を形成するステップと、 スペーサ（１０７）をマスクとして第１導電型の不純物
をイオン注入してチャネル領域（１０８）を形成するス
テップと、 チャネル領域（１０８）上の第２酸化膜（１０６）を所
定の厚さでエッチングして一部分（１０９）を薄く作る
ステップと、 スペーサ（１０７）をマスクとして第２酸化膜の薄い部
分（１０９）上に第１ポリシリコン膜（１１０）を蒸着
させて第１開口部（１０５）を詰めるステップと、 スペーサ（１０７）を除去して第１ポリシリコン膜（１
１０）の両方に第２開口部（１１１）を形成するステッ
プと、 低濃度の不純物を第２開口部（１１）を通じて基板（１
０１）にイオン注入してチャネル領域（１０８）の両方
面に隣接するように、低濃度のソース／ドレーン領域
（１１２），（１１３）を形成するステップと、 第１ポリシリコン膜（１１０）を除去してチャネル領域
（１０８）および低濃度のソース／ドレーン領域（１１
２），（１１３）が露出されるように、第３開口部（１
１４）を形成するステップと、 前記露出された部分に、第２ポリシリコン膜（１１５）
を蒸着させて第３開口部（１１４）を詰めるステップ
と、 第２ポリシリコン膜（１１５）をマスクとして第２酸化
膜（１０６）をパターニングしてゲート酸化膜（１１
６）を形成するステップと、 残っている第１酸化膜（１０４）を除去するステップ
と、 第２ポリシリコン膜（１１５）をマスクとして高濃度の
第２導電型の不純物を基板（１０１）にイオン注入して
前記低濃度のソース／ドレーン領域（１１２），（１１
３）にそれぞれ隣接するように、高濃度のソース／ドレ
ーン領域（１１７），（１１８）を形成するステップ
と、を含むことを特徴とするＭＯＳトランジスタの製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/156,462 US5374575A (en) | 1993-11-23 | 1993-11-23 | Method for fabricating MOS transistor |
| DE4341509A DE4341509C3 (de) | 1993-11-23 | 1993-12-06 | MOS-Transistor und Verfahren zu dessen Herstellung |
| JP5345586A JP2528074B2 (ja) | 1993-11-23 | 1993-12-22 | Ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/156,462 US5374575A (en) | 1993-11-23 | 1993-11-23 | Method for fabricating MOS transistor |
| DE4341509A DE4341509C3 (de) | 1993-11-23 | 1993-12-06 | MOS-Transistor und Verfahren zu dessen Herstellung |
| JP5345586A JP2528074B2 (ja) | 1993-11-23 | 1993-12-22 | Ｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202187A true JPH07202187A (ja) | 1995-08-04 |
| JP2528074B2 JP2528074B2 (ja) | 1996-08-28 |
Family
ID=27205836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5345586A Expired - Fee Related JP2528074B2 (ja) | 1993-11-23 | 1993-12-22 | Ｍｏｓトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5374575A (ja) |
| JP (1) | JP2528074B2 (ja) |
| DE (1) | DE4341509C3 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543623A (ja) * | 1999-05-03 | 2002-12-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部 |
| JP2007273507A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 高耐圧半導体素子の製造方法 |
| JP2010062173A (ja) * | 2008-09-01 | 2010-03-18 | Seiko Epson Corp | 薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器 |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0129125B1 (ko) * | 1994-01-21 | 1998-04-07 | 문정환 | 반도체 소자의 ldd mosfet 제조방법 |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5686321A (en) * | 1994-07-15 | 1997-11-11 | United Microelectronics Corp. | Local punchthrough stop for ultra large scale integration devices |
| US5472897A (en) * | 1995-01-10 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating MOS device with reduced anti-punchthrough region |
| US5605855A (en) * | 1995-02-28 | 1997-02-25 | Motorola Inc. | Process for fabricating a graded-channel MOS device |
| US5612244A (en) * | 1995-03-21 | 1997-03-18 | Motorola, Inc. | Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture |
| US5545579A (en) * | 1995-04-04 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains |
| US5643815A (en) * | 1995-06-07 | 1997-07-01 | Hughes Aircraft Company | Super self-align process for fabricating submicron CMOS using micron design rule fabrication equipment |
| US5646056A (en) * | 1995-10-11 | 1997-07-08 | United Microelectronics Corp. | Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor |
| US5538913A (en) * | 1995-11-13 | 1996-07-23 | United Microelectronics Corporation | Process for fabricating MOS transistors having full-overlap lightly-doped drain structure |
| US5534447A (en) * | 1995-11-13 | 1996-07-09 | United Microelectronics Corporation | Process for fabricating MOS LDD transistor with pocket implant |
| US5698461A (en) * | 1996-03-12 | 1997-12-16 | United Microelectronics Corp. | Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor |
| US5763285A (en) * | 1996-06-10 | 1998-06-09 | Winbond Electronics Corporation | Process for controlling gate/drain overlapped length in lightly-doped drain (LDD) structures |
| US5786256A (en) * | 1996-07-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Method of reducing MOS transistor gate beyond photolithographically patterned dimension |
| US5677218A (en) * | 1996-09-11 | 1997-10-14 | Vanguard International Semiconductor Corp. | Method of fabricating FET device with narrow gate length |
| US5817560A (en) * | 1996-09-12 | 1998-10-06 | Advanced Micro Devices, Inc. | Ultra short trench transistors and process for making same |
| KR19990008816A (ko) * | 1997-07-04 | 1999-02-05 | 문정환 | 반도체장치의 게이트 형성 방법 |
| JP3125726B2 (ja) * | 1997-08-26 | 2001-01-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5858848A (en) * | 1997-10-24 | 1999-01-12 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing self-aligned sidewall spacers laterally adjacent to a transistor gate |
| US5856225A (en) * | 1997-11-24 | 1999-01-05 | Chartered Semiconductor Manufacturing Ltd | Creation of a self-aligned, ion implanted channel region, after source and drain formation |
| US6087208A (en) * | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
| US6172407B1 (en) | 1998-04-16 | 2001-01-09 | Advanced Micro Devices, Inc. | Source/drain and lightly doped drain formation at post interlevel dielectric isolation with high-K gate electrode design |
| US6093945A (en) * | 1998-07-09 | 2000-07-25 | Windbond Electronics Corp. | Split gate flash memory with minimum over-erase problem |
| US6653686B2 (en) * | 1998-07-13 | 2003-11-25 | International Business Machines Corporation | Structure and method of controlling short-channel effect of very short channel MOSFET |
| US6200869B1 (en) | 1998-11-06 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit with ultra-shallow source/drain extensions |
| US6225173B1 (en) | 1998-11-06 | 2001-05-01 | Advanced Micro Devices, Inc. | Recessed channel structure for manufacturing shallow source/drain extensions |
| US6297115B1 (en) | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| US5985726A (en) * | 1998-11-06 | 1999-11-16 | Advanced Micro Devices, Inc. | Damascene process for forming ultra-shallow source/drain extensions and pocket in ULSI MOSFET |
| US6180465B1 (en) * | 1998-11-20 | 2001-01-30 | Advanced Micro Devices | Method of making high performance MOSFET with channel scaling mask feature |
| US6153904A (en) * | 1998-12-04 | 2000-11-28 | Winbond Electronics Corporation | Fabrication method for increasing the coupling efficiency of ETOX flash memory devices |
| JP3189817B2 (ja) * | 1998-12-18 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6265291B1 (en) | 1999-01-04 | 2001-07-24 | Advanced Micro Devices, Inc. | Circuit fabrication method which optimizes source/drain contact resistance |
| US6271095B1 (en) | 1999-02-22 | 2001-08-07 | Advanced Micro Devices, Inc. | Locally confined deep pocket process for ULSI mosfets |
| US6225176B1 (en) | 1999-02-22 | 2001-05-01 | Advanced Micro Devices, Inc. | Step drain and source junction formation |
| US6184097B1 (en) | 1999-02-22 | 2001-02-06 | Advanced Micro Devices, Inc. | Process for forming ultra-shallow source/drain extensions |
| TW412794B (en) * | 1999-03-01 | 2000-11-21 | United Microelectronics Corp | Manufacturing method of semiconductor devices |
| US6194748B1 (en) | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
| US6492249B2 (en) | 1999-05-03 | 2002-12-10 | Advanced Micro Devices, Inc. | High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric |
| US6291278B1 (en) | 1999-05-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming transistors with self aligned damascene gate contact |
| US6297106B1 (en) * | 1999-05-07 | 2001-10-02 | Chartered Semiconductor Manufacturing Ltd. | Transistors with low overlap capacitance |
| US6355528B1 (en) | 1999-08-11 | 2002-03-12 | Advanced Micro Devices, Inc. | Method to form narrow structure using double-damascene process |
| US6265293B1 (en) | 1999-08-27 | 2001-07-24 | Advanced Micro Devices, Inc. | CMOS transistors fabricated in optimized RTA scheme |
| US6403433B1 (en) | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
| US6248637B1 (en) | 1999-09-24 | 2001-06-19 | Advanced Micro Devices, Inc. | Process for manufacturing MOS Transistors having elevated source and drain regions |
| DE19957540B4 (de) | 1999-11-30 | 2005-07-07 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
| US6333244B1 (en) | 2000-01-26 | 2001-12-25 | Advanced Micro Devices, Inc. | CMOS fabrication process with differential rapid thermal anneal scheme |
| US6372589B1 (en) | 2000-04-19 | 2002-04-16 | Advanced Micro Devices, Inc. | Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer |
| US6420218B1 (en) | 2000-04-24 | 2002-07-16 | Advanced Micro Devices, Inc. | Ultra-thin-body SOI MOS transistors having recessed source and drain regions |
| US6361874B1 (en) | 2000-06-20 | 2002-03-26 | Advanced Micro Devices, Inc. | Dual amorphization process optimized to reduce gate line over-melt |
| US6368947B1 (en) | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
| US6399450B1 (en) | 2000-07-05 | 2002-06-04 | Advanced Micro Devices, Inc. | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions |
| US6630386B1 (en) | 2000-07-18 | 2003-10-07 | Advanced Micro Devices, Inc | CMOS manufacturing process with self-amorphized source/drain junctions and extensions |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6472282B1 (en) | 2000-08-15 | 2002-10-29 | Advanced Micro Devices, Inc. | Self-amorphized regions for transistors |
| US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
| US6403434B1 (en) | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
| US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
| US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
| US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
| US6509253B1 (en) | 2001-02-16 | 2003-01-21 | Advanced Micro Devices, Inc. | T-shaped gate electrode for reduced resistance |
| US6420776B1 (en) | 2001-03-01 | 2002-07-16 | Amkor Technology, Inc. | Structure including electronic components singulated using laser cutting |
| US6905923B1 (en) | 2003-07-15 | 2005-06-14 | Advanced Micro Devices, Inc. | Offset spacer process for forming N-type transistors |
| US7005744B2 (en) * | 2003-09-22 | 2006-02-28 | International Business Machines Corporation | Conductor line stack having a top portion of a second layer that is smaller than the bottom portion |
| US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
| US7253066B2 (en) * | 2004-02-24 | 2007-08-07 | International Business Machines Corporation | MOSFET with decoupled halo before extension |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
| US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
| US4577392A (en) * | 1984-08-03 | 1986-03-25 | Advanced Micro Devices, Inc. | Fabrication technique for integrated circuits |
| US4745082A (en) * | 1986-06-12 | 1988-05-17 | Ford Microelectronics, Inc. | Method of making a self-aligned MESFET using a substitutional gate with side walls |
| US4939154A (en) * | 1987-03-25 | 1990-07-03 | Seiko Instruments Inc. | Method of fabricating an insulated gate semiconductor device having a self-aligned gate |
| US4963504A (en) * | 1987-11-23 | 1990-10-16 | Xerox Corporation | Method for fabricating double implanted LDD transistor self-aligned with gate |
| US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
| US5061975A (en) * | 1988-02-19 | 1991-10-29 | Mitsubishi Denki Kabushiki Kaisha | MOS type field effect transistor having LDD structure |
| US5238859A (en) * | 1988-04-26 | 1993-08-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| KR910005400B1 (ko) * | 1988-09-05 | 1991-07-29 | 재단법인 한국전자통신연구소 | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 |
| US4984042A (en) * | 1989-02-13 | 1991-01-08 | Motorola, Inc. | MOS transistors using selective polysilicon deposition |
| US5082794A (en) * | 1989-02-13 | 1992-01-21 | Motorola, Inc. | Method of fabricating mos transistors using selective polysilicon deposition |
| US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
| JP2548994B2 (ja) * | 1990-03-19 | 1996-10-30 | 富士通株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US5200352A (en) * | 1991-11-25 | 1993-04-06 | Motorola Inc. | Transistor having a lightly doped region and method of formation |
| US5270234A (en) * | 1992-10-30 | 1993-12-14 | International Business Machines Corporation | Deep submicron transistor fabrication method |
-
1993
- 1993-11-23 US US08/156,462 patent/US5374575A/en not_active Expired - Lifetime
- 1993-12-06 DE DE4341509A patent/DE4341509C3/de not_active Expired - Fee Related
- 1993-12-22 JP JP5345586A patent/JP2528074B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543623A (ja) * | 1999-05-03 | 2002-12-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部 |
| JP4988091B2 (ja) * | 1999-05-03 | 2012-08-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部 |
| JP2007273507A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 高耐圧半導体素子の製造方法 |
| JP2010062173A (ja) * | 2008-09-01 | 2010-03-18 | Seiko Epson Corp | 薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2528074B2 (ja) | 1996-08-28 |
| DE4341509C3 (de) | 2003-10-30 |
| US5374575A (en) | 1994-12-20 |
| DE4341509C2 (de) | 1995-09-07 |
| DE4341509A1 (de) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528074B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH04253341A (ja) | トランジスタ製作方法 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JPH07130834A (ja) | 半導体装置およびその製造方法 | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| KR970011503B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JP3200640B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2745640B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP2001044437A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100424185B1 (ko) | 트랜지스터 형성 방법 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3369692B2 (ja) | 半導体素子の製造方法 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR0152937B1 (ko) | 반도체 소자 제조방법 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002076137A (ja) | 半導体装置及びその製造方法 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| KR100451463B1 (ko) | 이중 게이트산화막을 가진 반도체소자의 제조방법 | |
| JPH07202175A (ja) | トランジスタの製造方法 | |
| KR20040029588A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |