JPH03269277A - 回路分割方式 - Google Patents
回路分割方式Info
- Publication number
- JPH03269277A JPH03269277A JP2068663A JP6866390A JPH03269277A JP H03269277 A JPH03269277 A JP H03269277A JP 2068663 A JP2068663 A JP 2068663A JP 6866390 A JP6866390 A JP 6866390A JP H03269277 A JPH03269277 A JP H03269277A
- Authority
- JP
- Japan
- Prior art keywords
- cones
- cone
- partition
- logic gates
- multiplicity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005192 partition Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims description 8
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000011990 functional testing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は回路分割方式に係り、特にプリント板機能試験
のための回路分割方式に関する。
のための回路分割方式に関する。
近年、プリント板に搭載される回路部品は高集積化、多
機能化に伴って益々膨大(例えば数百万ゲー1へ)とな
ってきている。このため、プリント板の機能試験に時間
がかかるため、回路分割を最適に行なって試験データの
作成時間の短縮及び試験精度の向上が不可欠である。
機能化に伴って益々膨大(例えば数百万ゲー1へ)とな
ってきている。このため、プリント板の機能試験に時間
がかかるため、回路分割を最適に行なって試験データの
作成時間の短縮及び試験精度の向上が不可欠である。
上記の如くにして回路を多数のコーンに分割した後、次
にその中から関係の深いコーン毎に集合体(これをパー
ティションという)を作成づる。
にその中から関係の深いコーン毎に集合体(これをパー
ティションという)を作成づる。
そして、このパーティシ」ン毎にデス1−パターンを作
成して機能試験を行なう。
成して機能試験を行なう。
スキャン回路を搭載したプリント板の機能試験に際して
は、まずプリント板上に搭載した回路をコーンに分割す
る。第6図はこのコーンの構成を示す。同図中、61は
スキャン回路の出力端であるスキャンアウト<SO>又
はプリント板の出力ピン(PO)で、論理ゲート62の
出力端に接続されている。また63はプリント板の人力
ピン(PI)、64及び65は夫々スキャン回路の入力
端であるスキャンインラッチ(Sl)で、これらは論理
ゲート62の入力側に接続されている。
は、まずプリント板上に搭載した回路をコーンに分割す
る。第6図はこのコーンの構成を示す。同図中、61は
スキャン回路の出力端であるスキャンアウト<SO>又
はプリント板の出力ピン(PO)で、論理ゲート62の
出力端に接続されている。また63はプリント板の人力
ピン(PI)、64及び65は夫々スキャン回路の入力
端であるスキャンインラッチ(Sl)で、これらは論理
ゲート62の入力側に接続されている。
すなわち、コーンはSO又はPO61を頂点とし、そこ
からそれに関連するPI63又はS I 64゜65内
に含まれる回路をいう。
からそれに関連するPI63又はS I 64゜65内
に含まれる回路をいう。
C発明が解決しようとする課題〕
しかるに、従来はコーン間でのQ Mゲートの重複は意
識せずに、各コーン内の論理ゲート数の大きなコーンか
ら順に集合させてパーティションを作成していたため、
論理ゲートの重複が多い場合には論理ゲートの重複の多
いコーンの集合による回路分割が行なわれず、同一の論
理ゲートが重複して試験されてしまい、実際のプリント
板上の回路より機能試験の対象回路が増大し、試験デー
タの作成時間及び試験時間が増大するという問題が生じ
ていた。
識せずに、各コーン内の論理ゲート数の大きなコーンか
ら順に集合させてパーティションを作成していたため、
論理ゲートの重複が多い場合には論理ゲートの重複の多
いコーンの集合による回路分割が行なわれず、同一の論
理ゲートが重複して試験されてしまい、実際のプリント
板上の回路より機能試験の対象回路が増大し、試験デー
タの作成時間及び試験時間が増大するという問題が生じ
ていた。
本発明は以上の点に鑑みなされたもので、試験データの
作成時間の短縮及び試験精度の向上を実現できる回路分
割方式を提供することを目的とする。
作成時間の短縮及び試験精度の向上を実現できる回路分
割方式を提供することを目的とする。
第1図は本発明の原理説明図を示す。同図中、11は分
割手段で、プリント板上の論理回路を複数のコーンに夫
々分割する。12はテーブル作成手段で、上記の複数の
コーンの夫々についてコン番号、コーン間の多重度、コ
ーン内に含まれている論理ゲート数及び多重しているコ
ーンを示すポインタからなるテーブルを作成する。13
はパーティション作成手段で、上記のテーブルに基づい
て密なる関係のコーンの集合体を作成する。
割手段で、プリント板上の論理回路を複数のコーンに夫
々分割する。12はテーブル作成手段で、上記の複数の
コーンの夫々についてコン番号、コーン間の多重度、コ
ーン内に含まれている論理ゲート数及び多重しているコ
ーンを示すポインタからなるテーブルを作成する。13
はパーティション作成手段で、上記のテーブルに基づい
て密なる関係のコーンの集合体を作成する。
テーブル作成手段12により作成されたテーブルに基づ
き、パーティション作成手段13は各コーン間での論理
ゲートの重複を考慮してパーティションを作成できるた
め、パーティションにおけるコーン間の重複を少なくす
ることができる。
き、パーティション作成手段13は各コーン間での論理
ゲートの重複を考慮してパーティションを作成できるた
め、パーティションにおけるコーン間の重複を少なくす
ることができる。
次に本発明の一実施例の分割過程について第2図乃至第
4図と共に説明する。まず、プリント板上の論理回路を
コーンに分割する。そのうち、成る1つのコーン21が
第2図(A>に示す如く三角形の境界を有し、かつ、白
丸で示す論理ゲートが10個含まれているものとする。
4図と共に説明する。まず、プリント板上の論理回路を
コーンに分割する。そのうち、成る1つのコーン21が
第2図(A>に示す如く三角形の境界を有し、かつ、白
丸で示す論理ゲートが10個含まれているものとする。
このコーン21についてテーブル作成手段12により第
2図(’B)に31で示す如きテーブルが作成される。
2図(’B)に31で示す如きテーブルが作成される。
ここで、作成されるテーブルはコーン番号a、コーン内
の論理ゲート数す、コーン間の多重度C及び重複してい
るコーンを示すポインタ(ゲートが含まれるコーンのリ
ンク)dからなる表であり、ここでは第2図(B)に3
1で示す如くコーン21のコーン番号aが11111.
論理ゲート数すが′“io”、コーン間の多重度Cが“
1″ (づ−なわち、多重度Cの初期値は1″で、この
値は伯のコーンと多重していないことを示す)、ポイン
タdが’O”(すなわち、ポインタdの初期値は110
I+で、この値は他のコーンとの関連がないこどを示
す)である。
の論理ゲート数す、コーン間の多重度C及び重複してい
るコーンを示すポインタ(ゲートが含まれるコーンのリ
ンク)dからなる表であり、ここでは第2図(B)に3
1で示す如くコーン21のコーン番号aが11111.
論理ゲート数すが′“io”、コーン間の多重度Cが“
1″ (づ−なわち、多重度Cの初期値は1″で、この
値は伯のコーンと多重していないことを示す)、ポイン
タdが’O”(すなわち、ポインタdの初期値は110
I+で、この値は他のコーンとの関連がないこどを示
す)である。
次に、コーン21の付近のコーン22を登録する。第3
図(A)はコーン21と22の位置関係を示し、3つの
黒丸がコーン21と22の夫々で重複している論理ゲー
トを示す。これにより、テーブルは第3図(B)に32
で示す如く、コーン番号aが′1°′であるコーン21
内の多重度111 ITの論理ゲート数すが7′′であ
り、またコーン番号aが“2″である次のコーン22の
うち、コーン21と重複していない所では、(2〉で示
す如く多重度Cが“1″の論理ゲート数すが“7″であ
り、かつ、ポインタdがlI OITで他のコーンとの
関連はないことを示しているが、コーン21と重複して
いる所では、(3)で示す如く多重度Cが“2″である
論理ゲート数すが“3″であり、ポインタdの値が1″
で、テーブル32の(1)の欄のコーン21と関連があ
ることを示すように設定される。
図(A)はコーン21と22の位置関係を示し、3つの
黒丸がコーン21と22の夫々で重複している論理ゲー
トを示す。これにより、テーブルは第3図(B)に32
で示す如く、コーン番号aが′1°′であるコーン21
内の多重度111 ITの論理ゲート数すが7′′であ
り、またコーン番号aが“2″である次のコーン22の
うち、コーン21と重複していない所では、(2〉で示
す如く多重度Cが“1″の論理ゲート数すが“7″であ
り、かつ、ポインタdがlI OITで他のコーンとの
関連はないことを示しているが、コーン21と重複して
いる所では、(3)で示す如く多重度Cが“2″である
論理ゲート数すが“3″であり、ポインタdの値が1″
で、テーブル32の(1)の欄のコーン21と関連があ
ることを示すように設定される。
次に、コーン21及び22の付近に位置するコーン23
を登録する。このコーン23は第4図(A>に示す如く
コーン21と22の両方に一部が重複している位置にあ
り、これによりテーブルは同図(B)に33で示す如く
変更設定される。
を登録する。このコーン23は第4図(A>に示す如く
コーン21と22の両方に一部が重複している位置にあ
り、これによりテーブルは同図(B)に33で示す如く
変更設定される。
第4図(A)中、二重丸はコーン21.22及び23の
すべてに共通する多重度1131+の論理ゲートを示し
、黒丸はコーン21〜23のうち2つのコーンに共通す
る多重度” 2 ”の論理ゲートを示し、白丸は重複の
ない多重度111 ITの論理グー1−を示J0 従って、テーブル33の(1)の欄にはコーン21内の
多重度Cが1′′である論理ゲート数すは2″であるこ
とが示され、(2)の欄と(3)の欄にはコーン22内
の多重度Cがi IT 、 112 ITの各論理ゲ
ート数すが夫々“7″と2”であり、かつ、多重度Cが
2″である部分はコーン21との関連があることがポイ
ンタdにより示される。
すべてに共通する多重度1131+の論理ゲートを示し
、黒丸はコーン21〜23のうち2つのコーンに共通す
る多重度” 2 ”の論理ゲートを示し、白丸は重複の
ない多重度111 ITの論理グー1−を示J0 従って、テーブル33の(1)の欄にはコーン21内の
多重度Cが1′′である論理ゲート数すは2″であるこ
とが示され、(2)の欄と(3)の欄にはコーン22内
の多重度Cがi IT 、 112 ITの各論理ゲ
ート数すが夫々“7″と2”であり、かつ、多重度Cが
2″である部分はコーン21との関連があることがポイ
ンタdにより示される。
テーブル33の(4)、(5)及び(6)の欄には、コ
ーン23内の多重度Cが夫々“1″1121+及び′3
″の部分があり、夫々には論理ゲート数すがl 411
、 115 Jl及び“1″あることが示されている
。更に、コーン23の多重度“2″。
ーン23内の多重度Cが夫々“1″1121+及び′3
″の部分があり、夫々には論理ゲート数すがl 411
、 115 Jl及び“1″あることが示されている
。更に、コーン23の多重度“2″。
の部分は(5)の欄のポインタdが′1″であるから(
1)の欄のコーン21と重複しており、コーン23の多
重度II 3 ITの部分は(6)の欄のポインタdが
“3″であるから(3)の欄のコーン22と重複してお
り、更にテーブル33はこの(3)の欄のポインタdが
1″であるから(1)の欄のコーン21ともコーン23
が重複していることを示している。
1)の欄のコーン21と重複しており、コーン23の多
重度II 3 ITの部分は(6)の欄のポインタdが
“3″であるから(3)の欄のコーン22と重複してお
り、更にテーブル33はこの(3)の欄のポインタdが
1″であるから(1)の欄のコーン21ともコーン23
が重複していることを示している。
以上の手順を論理回路上のすべてのコーンについて行な
い、すべてのコーンの重なりを表現するテーブルをテー
ブル作成手段12により作成する。
い、すべてのコーンの重なりを表現するテーブルをテー
ブル作成手段12により作成する。
次に、パーティション作成手段13によりパーティショ
ンを作成する。ここでは説明の便宜上、テーブルが第5
図(A)に33で示す如く、第4図(B)に示したテー
ブル33と同一である場合を例にとって説明する。まず
、このテーブル33から多重度Cの値が最も高い欄(6
)で示されるコーン23を核のコーンに選択する。
ンを作成する。ここでは説明の便宜上、テーブルが第5
図(A)に33で示す如く、第4図(B)に示したテー
ブル33と同一である場合を例にとって説明する。まず
、このテーブル33から多重度Cの値が最も高い欄(6
)で示されるコーン23を核のコーンに選択する。
次に、このコーン23に含まれるすべてのデータ14)
、(5)及び(6)の各欄のデータ)よりポインタdを
参照し、コーン間の多重度及び重複しているゲート数を
考慮して核として選択したコーン23に最も関係の深い
コーンを選択して、コーン23を核とするパーティショ
ンを作成する。
、(5)及び(6)の各欄のデータ)よりポインタdを
参照し、コーン間の多重度及び重複しているゲート数を
考慮して核として選択したコーン23に最も関係の深い
コーンを選択して、コーン23を核とするパーティショ
ンを作成する。
具体的には、第5図(A>のテーブル33の(6)で示
す欄のポインタdが“3″であるから、コーン23は(
3)の欄のコーン22と多重しており、また(3)の欄
のポインタdが“1″であるから、(1)の欄のコーン
21と多重しており、その結果、(6)の欄で示される
コーン23は、(3)及び(6)の各欄の論理ゲート数
すの値+12 IT及び“1″を加算した値“3″が得
られ、2つのコーン22及び23で3つの論理グー1〜
が多重されていることを示す。
す欄のポインタdが“3″であるから、コーン23は(
3)の欄のコーン22と多重しており、また(3)の欄
のポインタdが“1″であるから、(1)の欄のコーン
21と多重しており、その結果、(6)の欄で示される
コーン23は、(3)及び(6)の各欄の論理ゲート数
すの値+12 IT及び“1″を加算した値“3″が得
られ、2つのコーン22及び23で3つの論理グー1〜
が多重されていることを示す。
一方、核として選択したコーン23が示されているテー
ブル33の欄は(6)以外にも(5)と(4)があるが
、ポインタdの値が110 ITでない欄は(5)があ
り、そのポインタdが1″であるから、コーン23は(
1)の欄のコーン21と多重しており、(5)の欄の論
理ゲート数すの値115 I+が得られる。従って、後
者のテーブル33の(1)と(5)の欄で表わされたコ
ーン21と23の2つからなる多重論理ゲート数の方が
、前者の(1)、(3)及び〈6)の各欄で表わされる
コーン21〜23の3つからなる多重論理ゲート数より
も大であるから、前者の方がより密接な関係があること
になり、よってパーティションAとしては第5図(B)
に示す如くコーン21と23の多重度141 I+の組
合せが選択される。そして、残りのパーティションBは
第5図(C)に示す如くコーン22のみが選択される。
ブル33の欄は(6)以外にも(5)と(4)があるが
、ポインタdの値が110 ITでない欄は(5)があ
り、そのポインタdが1″であるから、コーン23は(
1)の欄のコーン21と多重しており、(5)の欄の論
理ゲート数すの値115 I+が得られる。従って、後
者のテーブル33の(1)と(5)の欄で表わされたコ
ーン21と23の2つからなる多重論理ゲート数の方が
、前者の(1)、(3)及び〈6)の各欄で表わされる
コーン21〜23の3つからなる多重論理ゲート数より
も大であるから、前者の方がより密接な関係があること
になり、よってパーティションAとしては第5図(B)
に示す如くコーン21と23の多重度141 I+の組
合せが選択される。そして、残りのパーティションBは
第5図(C)に示す如くコーン22のみが選択される。
このようにして、1つのコーンは必ずいずれかのパーテ
ィションに所属し、複数のパーティションに所属しない
ことを原則として、最も関係の深いコーンからパーティ
ションを作成するので、パーティシコン毎に行なう機能
試験の試験データの作成時間及び試験データを夫々従来
に比べて短縮でき、これはプリント板の論理ゲート数が
多いほど有効である。
ィションに所属し、複数のパーティションに所属しない
ことを原則として、最も関係の深いコーンからパーティ
ションを作成するので、パーティシコン毎に行なう機能
試験の試験データの作成時間及び試験データを夫々従来
に比べて短縮でき、これはプリント板の論理ゲート数が
多いほど有効である。
なお、1つのパーティション内に含まれる論理ゲート数
には一定の制限があるので、それを考慮してパーティシ
ョンを作成することは勿論である。
には一定の制限があるので、それを考慮してパーティシ
ョンを作成することは勿論である。
上述の如く、本発明によれば、分割したコーン間のうち
最も関係の深いコーンを選択してパーティションを作成
するようにしているため、複数のパーティションに同じ
コーンが属することが殆どなく、よってパーティション
毎に行なう機能試験に際し、従来に比べて機能試験デー
タの作成時間及び試験時間を短縮することができ、プリ
ント板の性能向上に寄与するところ大であるという特長
を有するものである。
最も関係の深いコーンを選択してパーティションを作成
するようにしているため、複数のパーティションに同じ
コーンが属することが殆どなく、よってパーティション
毎に行なう機能試験に際し、従来に比べて機能試験デー
タの作成時間及び試験時間を短縮することができ、プリ
ント板の性能向上に寄与するところ大であるという特長
を有するものである。
第1図は本発明の原理説明図、
第2図乃至第4図は夫々本発明の一実施例の分割過程説
明図、 第5図は本発明の一実施例のパーティション作1 2 成説明図、 第6図はコーンの構成図である。 図において、 11は分割手段、 12はテーブル作成手段、 13はパーティション作成手段、 21〜23はコーン、 31〜33はテーブル を示す。
明図、 第5図は本発明の一実施例のパーティション作1 2 成説明図、 第6図はコーンの構成図である。 図において、 11は分割手段、 12はテーブル作成手段、 13はパーティション作成手段、 21〜23はコーン、 31〜33はテーブル を示す。
Claims (1)
- 【特許請求の範囲】 プリント板上の論理回路を複数のコーンに夫々分割する
分割手段(11)と、 該分割手段(11)により分割して得られた複数のコー
ンの夫々についてコーン番号、コーン間の多重度、コー
ン内に含まれる論理ゲート数及び重複しているコーンを
示すポインタを有するテーブルを作成するテーブル作成
手段(12)と、該テーブル作成手段(12)により作
成されたテーブルに基づいて密なる関係のコーンの集合
体を作成するパーティション作成手段(13)と、より
なることを特徴とする回路分割方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2068663A JPH03269277A (ja) | 1990-03-19 | 1990-03-19 | 回路分割方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2068663A JPH03269277A (ja) | 1990-03-19 | 1990-03-19 | 回路分割方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03269277A true JPH03269277A (ja) | 1991-11-29 |
Family
ID=13380178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2068663A Pending JPH03269277A (ja) | 1990-03-19 | 1990-03-19 | 回路分割方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03269277A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6213843B1 (en) | 1997-10-14 | 2001-04-10 | Agathon Ag Maschinenfabrik | Method for grinding surfaces of workpieces |
KR100620250B1 (ko) * | 1998-07-30 | 2006-09-13 | 도레이 가부시끼가이샤 | 폴리아미드 수지조성물 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4954940A (ja) * | 1972-09-26 | 1974-05-28 | ||
JPS56151973A (en) * | 1980-04-25 | 1981-11-25 | Olympus Optical Co Ltd | Temperature controller of heat fixing device |
JPH01286781A (ja) * | 1988-05-10 | 1989-11-17 | Fanuc Ltd | 感熱素子内蔵型半導体モジュール |
-
1990
- 1990-03-19 JP JP2068663A patent/JPH03269277A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4954940A (ja) * | 1972-09-26 | 1974-05-28 | ||
JPS56151973A (en) * | 1980-04-25 | 1981-11-25 | Olympus Optical Co Ltd | Temperature controller of heat fixing device |
JPH01286781A (ja) * | 1988-05-10 | 1989-11-17 | Fanuc Ltd | 感熱素子内蔵型半導体モジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6213843B1 (en) | 1997-10-14 | 2001-04-10 | Agathon Ag Maschinenfabrik | Method for grinding surfaces of workpieces |
KR100620250B1 (ko) * | 1998-07-30 | 2006-09-13 | 도레이 가부시끼가이샤 | 폴리아미드 수지조성물 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382184A3 (en) | Circuit for testability | |
JPH03269277A (ja) | 回路分割方式 | |
JP2633539B2 (ja) | 論理集積回路のテストデータ作成方式 | |
JP2003172771A (ja) | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 | |
US20050246668A1 (en) | Method and device for an equivalence comparison of digital circuits | |
JPH02298048A (ja) | 自動レイアウトシステム | |
JPH11259555A (ja) | マクロの設計方法 | |
JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
JPH0612557B2 (ja) | 論理装置デイレイチエツク方法 | |
JPH06325126A (ja) | プリント基板cadシステム | |
CN117892664A (zh) | SoC混合信号验证装置及验证方法 | |
JPS61184471A (ja) | シミユレ−タ | |
JPH01217644A (ja) | 故障辞書作成方式 | |
JPH0719016Y2 (ja) | Asicのテスト・モード設定回路 | |
JPH0362245A (ja) | 半導体集積回路 | |
JPS60220942A (ja) | 集積回路試験方法 | |
JPH0377172A (ja) | データパス抽出方式 | |
JPH04359376A (ja) | 論理検証方法 | |
JPH05136263A (ja) | 機能ブロツク配置方法 | |
JPS62131540A (ja) | 集積回路の配線設計法 | |
JPH021572A (ja) | 論理シミュレーション方法 | |
JPH03175382A (ja) | 半導体集積回路 | |
JPH0338784A (ja) | パターンジェネレータ | |
JPS62284522A (ja) | 論理lsiの回路分割方式 | |
JPS6236575A (ja) | 過渡解析モデル方式 |