JPH03268022A - 高速演算処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、前段の処理過程で得られた出力を次段で処理
するような過程を複数回行うような信号処理システムの
メモリの入出力の役割を切換えるメモリ制御装置及びそ
れを用いた演算方式に関する。

〔従来の技術〕

以下図面を参照して、従来の信号処理方式について説明
する。

第２図は従来の信号処理方式のブロック図である。図に
おいて２１は演算結果出力データ用メモリ２４と被演算
データ入力用メモリ２２を結ぶデータバス２５を制御す
るＣＰＵ、２３はメモリ２２からのデータを演算終了後
メモリ２４に出力する専用演算器である。

次に、第２図の動作について説明する。メモリ２２に格
納された被処理データが専用塊算器２３に入力され演算
終了後演算結果は出力データ用メモリ２４に出力される
。

第２図において、演算結果を再度処理する場合、演算結
果はメモリ２４からＣＰＵ２１の制御によってデータバ
ス２５を介してメモリ２２に転送され専用演算器２３に
入力され、今回の演算結果がメモリ２４に出力される。

〔発明が解決しようとする課題〕

前記従来技術では一回の演算終了後得られた演算結果を
同一演算器で再度処理する必要がある場合、演算結果を
出力データ用メモリから入力データ用メモリへＣＰＵの
制御により転送しなければならないが、この転送に時間
がかかる問題があった。

本発明の目的はこの転送処理を省くことにより高速な演
算処理を実現することにある。

〔課題を解決するための手段〕

前記の問題点を解決するために、専用演算器に被処理デ
ータ用メモリとしてその演算器に対して入力用であるメ
モリと出力データ用のメモリがある専用演算処理システ
ムに各々のメモリの入出力を演算器の入出刃先を選択し
て行う制御装置を付加することにより、−回の演算終了
後、この制御装置を動作させることにより演算結果が格
納された出力データ用メモリから演算器へ演算結果を入
力することにより高速な演算処理を実現する。

〔作用〕 以下第１図を参照して本発明の作用について説明する。

第１図において１１はＣＰＵ、１２，１３はメモリ、１
５は制御信号１４を受取ることにより入出力データ選択
信号１８を出力する制御器、１６゜１７はメモリ１２，
１３からの入出力を信号１８により切換えるセレクタ、
１９は専用演算器である。

まず、メモリ１２に被処理データが格納されており、初
期設定としてセレクタ１６はＡにセレクタ１７はＢに設
定されている。メモリ１２がらセレクタ１６を通って被
処理データが演算器１９に入力され演算が実行される。

演算終了後、演算結果データはセレクタ１７を通ってメ
モリ１３に格納され、この時制御信号１４を受は取った
制御器１５は信号１８を出力しセレクタ１６．１７は各
各Ｂ、Ａに切換えられる。

次回の演算過程に入ると、前回の結果データはメモリ１
３からセレクタ１６を通って演算器１９に入力され処理
が行われる。

以上の様にして演算終了毎にセレクタ１６゜１７がＡ、
Ｂの切換えをすることにより高速な処理を行う。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

ＭＨＩ診断装置において撮影時間を短くするために、通
常の撮影データの一部分のデータを得るだけでその一部
分から全体のデータを類推して画像構成を行う方式が有
り、それは第４図の様な処理フローにて表わされる。

第４図の処理フローにおいて第１図の信号処理装置を用
いた一実施例を説明する。

第４図の処理フローにおいて４１．４２．４７はフーリ
エ変換、４３．４４．４６．４８は乗算、４５は逆フー
リエ変換を表わし、第１図の専用演算器１９は乗算及び
フーリエ変換、逆フーリエ変換を行うものである。

まず初期設定として信号１８によりセレクタ１６は被演
算データが格納されたメモリ１２と接続されたボートＡ
を、セレクタ１７はメモリ１３と接続されたボートＢを
選択する。メモリ１２からセレクタ１６．演算器１９へ
と被処理データは入力され、演算終了後演算器１９から
セレクタ１７、メモリ１３へと出力される。

次回の処理過程、例えば第４図の４３から４４の過程に
おいてメモリ１３に格納された結果データは、ＣＰＵＩ
　１から出力された制御信号１４により制御器１５から
の切換え信号１８によりボートをＡからＢに切換えられ
たセレクタ１６を通して再び演算器１９に入力され処理
される。演算終了後、結果データは演算器′１９からセ
レクタ１７゜メモリ１２へと出力される。

以上の処理で一方のメモリにはその時点の演算結果が格
納され、もう一方にはその時点の被演算データ、つまり
その一つ前の時点の演算結果が格納されることになる。

又、これらの処理は第４図の４３．４４，４５，４６，
４７．４８の処理過程において有効である。

別の実施例として第３図の信号処理装置を用いたものを
以下説明する。

第３図において、３４はメモリ３２に対してデータ書き
込み信号３７．読み込み信号３８を出力し、演算終了時
に終了信号３０を出力する上記演算器１９と同様の演算
を行うＦＦＴ演算器、３３はＣＰＵ３１から制御信号３
６を受は取ってメモリ３２の（ｎ＋１）ビット目のアド
レス信号Ａｎによって２つにバンク分けされたメモリブ
ロックの一方を選択するバンク切換信号３５を出力する
メモリ制御装置である。このシステムではメモリとして
入力用、出力用と区別したもの用意する必要はない。

アドレス信号ＡイによってバンクＯとバンクｌにメモリ
３２が２分されているとして、まず初期設定として信号
３５によりＡ、＝Ｏとして被演算データが格納されたバ
ンクＯを指定する。演算器３４は読み出し信号３８によ
りデータバス３９を通して被演算データを入力ポートに
取り込み演算を開始する。演算終了後、演算器３４から
出力された終了信号３０を検知したＣＰＵ３１は制御信
号３６を出力し、それを受は取った制御装置３３はＡｎ
＝１となるような信号３５を出力する。この時演算器３
５が書き込み信号３７を出力することにより、演算結果
はデータバス３９を通してメモリ３２のバンク１に格納
される。

次回の処理過程において、演算器３４はＡｎ＝１のまま
読み出し信号３８によりバンク１から先回の演算結果を
取り込み処理を再開する。演算終了後同様にして今度は
Ａｎ＝０となる信号３５を出力し、メモリ３２はバンク
Ｏに切換えられ、書き込み信号３７により結果データは
バンクＯに格納される。

以上の様に信号３５によりメモリ３２のバンクが切換え
られ、一方のバンクにその時点の演算結果が、もう一方
にはその時点の被演算データが格納される。

第３図のシステムの処理も第４図の処理フローにおいて
第１図のシステムと同様に有効である。

また、第３図のメモリ３２の（ｍ＋１）ビット目のアド
レス信号Ａ、を制御することにより更にバンク分けを行
い、生成された３つのバンクのうちの残りの一つを最初
の入力データの保存用に用いることができる。

〔発明の効果〕

本発明によれば、再度演算を行う場合結果データを出力
用メモリから入力用メモリに送る必要がないのでこれに
用する時間を省くことができ大幅な時間短縮ができる。

また、実施例で示した様に１つのメモリをバンク分けす
る手段を用いれば、切換を制御する装置も簡略化でき、
メモリの数も減らすことができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
の信号処理方式のブロック図、第３図及び第４図は本発
明の一実施例とＭＨＩ診断装置の特殊撮影における画像
構成に有効な処理装置のブロック図及び、その処理フロ
ー図である。 １１・・・ＣＰＵ、１２・・・メモリ、１３・・・メモ
リ、１４・・・制御信号、１５・・・制御器、１６・・
・セレクタ、牢 ′Ｌ図

Claims (1)

【特許請求の範囲】
1. １、入力データ用メモリと処理結果を格納する出力デー
   タ用メモリを持つ専用演算器とそれらを制御するＣＰＵ
   から成る信号処理システムにおいて、出力データメモリ
   の出力を演算器に入力に、演算器の出力を入力データ用
   メモリに入力する様に切換える制御回路と、ある演算を
   数回行う時に一回の処理終了後、この制御回路を動作さ
   せることにより出力データ用メモリから入力データ用メ
   モリに被処理データを転送する必要なく高速に再処理が
   できることを特徴とする高速演算処理方式。