JP2000222384A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JP2000222384A JP2000222384A JP11022934A JP2293499A JP2000222384A JP 2000222384 A JP2000222384 A JP 2000222384A JP 11022934 A JP11022934 A JP 11022934A JP 2293499 A JP2293499 A JP 2293499A JP 2000222384 A JP2000222384 A JP 2000222384A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data storage
- storage unit
- pipelined
- function operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
- Image Processing (AREA)
Abstract
で行う。 【解決手段】 パイプラインド関数演算部5−1〜5−
Nを設ける。主制御部1とパイプラインド関数演算部5
−1〜5−Nとの間に関数制御部6を設け、主制御部1
より関数制御部6に対して実行すべきパイプラインド関
数演算部(パイプラインド関数演算群)およびその実行
順序を指定する。関数制御部6は、データ記憶部から処
理すべきデータを読み出し、パイプラインド関数演算群
(指定の実行順序で縦続接続されたパイプラインド関数
演算部)に投入し、このパイプラインド関数演算群から
の演算処理結果のデータをデータ記憶部3に書き込む。
Description
用いて好適な演算処理装置に関するものである。
置では、画像データに対して拡大,縮小,回転,FFT
(高速フーリエ変換),DCT(離散コサイン変換),
相関計算などの主演算の他に、オフセット除去などの前
処理や正規化処理などの後処理を行っている。例えば、
位相限定方式のパターンマッチング装置等で、FFT処
理を行う前に画像データにオフセット分を除去する前処
理や、複素数を位相情報に変換する後処理を行ってい
る。
す。同図において、1は主制御部、2はFFT処理を行
う主演算部、3はデータ記憶部、4−1〜4−Nは関数
演算部である。データ記憶部3には処理すべき多数のデ
ータが格納されている。関数演算部4−1〜4−Nは現
在演算中の入力データの演算処理を終了してからでない
と新たな入力データの演算処理を開始することはできな
い。
T処理が行われる。主制御部1は、主演算部2でのFF
T処理の前に、データ記憶部3に格納されている処理す
べきデータに対して関数演算部4−1〜4−Nを利用し
て前処理を行わせる。この場合、主制御部1は、関数演
算部4−1〜4−Nの中から実行すべき関数演算部を制
御信号線S1〜SNを介して選択する。ここでは、例え
ば、その実行順序を4−1→4−2→4−3として、関
数演算部4−1,4−2,4−3を選択するものとす
る。
1番目のデータを読み出し、データバスDBを介して関
数演算部4−1へ送る。関数演算部4−1での演算処理
が終了すれば、その演算処理結果をデータバスDBを介
してデータ記憶部3へ書き込んだうえ、データバスDB
を介して関数演算部4−2へ送る。関数演算部4−2で
の演算処理が終了すれば、その演算処理結果をデータバ
スDBを介してデータ記憶部3へ書き込んだうえ、デー
タバスDBを介して関数演算部4−3へ送る。関数演算
部4−3での演算処理が終了すれば、その演算処理結果
のデータを前処理完了データとしてデータ記憶部3に書
き込む。そして、2番目のデータをデータ記憶部3から
読み出し、1番目のデータと同様の演算シーケンスを施
し、処理すべき全てのデータが完了するまでこの演算シ
ーケンスを繰り返す。
タ記憶部3への書き込み)してから、次のデータの前処
理を開始(関数演算部4−1へのデータの供与)する理
由の1つとして、複数の関数演算部4が同時にアクティ
ブになると、データバスDB上でデータ同士の衝突が発
生し動作できなくなる虞れがあることが挙げられる。
算部2は、主制御部1の指示に従い、データ記憶部3に
格納されている前処理完了データを読み出し、この前処
理完了データに対してFFT処理を施し、このFFT処
理を施したデータ(FFT完了データ)をデータ記憶部
3に書き込む。全てのデータのFFT処理が完了する
と、主制御部1は、データ記憶部3に格納されているF
FT完了データに対し、関数演算部4−1〜4−Nの中
から実行すべき関数演算部およびその実行順序を指定の
うえ、前処理と同様にして後処理を行わせる。
うな従来の画像処理装置では、前処理や後処理に必要な
関数演算部が増える毎に、(個々の関数の処理時間)×
処理データ数(通常は処理対象の画素数)の処理時間が
加算されるため、処理時間が比例して増加してしまい、
多数の関数を用いる画像処理を高速化することが困難で
あった。
う場合、同期回路での処理を想定すると、次のような処
理の流れになる。なお、以下では、データ記憶部3から
のリードおよびライト動作は通常同時には処理できず、
実際にはそれぞれ1サイクルずつ加算される場合もある
が、説明の簡略化のめ、リードおよびライトサイクルの
時間は関数演算部での演算処理時間(サイクル数)Sn
に含まれているものとする。
1での演算処理(S1)→関数演算部4−2での演算処
理(S1+S2)→関数演算部4−3での演算処理(S
1+S2+S3)→データ1:ライト(S1+S2+S
3)→データ2:リード(S1+S2+S3)→関数演
算部4−1での演算処理(2S1+S2+S3)→関数
演算部4−2での演算処理(2S1+2S2+S3)→
関数演算部4−3での演算処理(2S1+2S2+2S
3)・・・・データK:ライト(K・(S1+S2+S
3))
いて前処理を行う場合、K・(S1+S2+S3)の処
理時間を必要とする。ここで、n個の関数を実行する必
要があり、それぞれの関数での演算処理時間をSn、処
理する必要のあるデータ数をKとすると、従来タイプの
画像処理装置での前処理時間(あるいは後処理時間)T
0は、下記(1)式で表される。
は、前処理や後処理の関数で演算処理時間がかかるもの
や、処理関数の個数に比例して、全体の処理時間が増加
してしまい、画像データのようにデータが多大で様々な
演算処理を行う画像処理装置の高速化を実現することが
困難となっていた。
なされたもので、その目的とするところは、多数の関数
を用いる多大なデータ処理を高速で行うことの可能な演
算処理装置を提供することにある。
るために、第1発明(請求項1に係る発明)は、データ
記憶部と、複数のパイプラインド関数演算部と、主制御
部と、関数制御部とを設け、パイプラインド関数演算部
の中から実行すべきパイプラインド関数演算部をパイプ
ラインド関数演算群として選択のうえその実行順序を指
定するものとし、この指定された実行順序に従ってパイ
プラインド関数演算群のパイプラインド関数演算部を縦
続接続させ、データ記憶部から処理すべきデータを読み
出してパイプラインド関数演算群に入力すると共にこの
パイプラインド関数演算群からの演算処理結果のデータ
をデータ記憶部に書き込むようにしたものである。
すべきデータが読み出され、パイプラインド関数演算群
に入力され、このパイプラインド関数演算群からの演算
処理結果のデータがデータ記憶部に書き込まれる。ここ
で、パイプラインド関数演算群は、そのパイプラインド
関数演算群を構成するパイプラインド関数部およびその
実行順序が主制御部により指定され、この指定された実
行順序に従ってパイプラインド関数演算群のパイプライ
ンド関数演算部が縦続接続される。この縦続接続された
パイプラインド関数演算部の各々は、現在演算中の入力
データの演算処理を終了する前に新たな入力データの演
算処理を開始することが可能であり、パイプライン関数
演算部での処理時間Snより遥かに小さい投入待ち時間
X(X<<Sn)でもってパイプラインド関数演算群へ
次々にデータを入力することができる。
のデータ記憶部と、第2のデータ記憶部と、複数のパイ
プラインド関数演算部と、主演算部と、主制御部と、関
数制御部とを設け、パイプラインド関数演算部の中から
第1のデータ記憶部に格納されている処理すべきデータ
に対して実行すべきパイプラインド関数演算部を第1の
パイプラインド関数演算群として選択のうえその実行順
序を指定するものとし、この指定された実行順序に従っ
て第1のパイプラインド関数演算群のパイプラインド関
数演算部を縦続接続させ、第1のデータ記憶部から処理
すべきデータを読み出して第1のパイプラインド関数演
算群に入力すると共にこの第1のパイプラインド関数演
算群からの演算処理結果のデータを主演算部で処理すべ
きデータとして第2のデータ記憶部に書き込むように
し、この第2のデータ記憶部から処理すべきデータを読
み出し、この読み出したデータに対して主演算を行い、
その演算処理結果のデータを第2のデータ記憶部に書き
込むようにし、また、第2のデータ記憶部に格納されて
いる主演算部での演算処理結果のデータに対して実行す
べきパイプラインド関数演算部を第2のパイプラインド
関数演算群として選択のうえその実行順序を指定するも
のとし、この指定された実行順序に従って第2のパイプ
ラインド関数演算群のパイプラインド関数演算部を縦続
接続させ、主演算部での演算処理結果のデータを第2の
データ記憶部から読み出して第2のパイプラインド関数
演算群に入力すると共にこの第2のパイプラインド関数
演算群からの演算処理結果のデータを第1のデータ記憶
部に書き込むようにしたものである。
ら処理すべきデータが読み出され、第1のパイプライン
ド関数演算群に入力され、この第1のパイプラインド関
数演算群からの演算処理結果のデータが第2のデータ記
憶部に書き込まれる。そして、この第2のデータ記憶部
に書き込まれたデータが読み出されて主演算が行われ、
その演算処理結果のデータが第2のデータ記憶部に書き
込まれる。この第2のデータ記憶部に書き込まれた主演
算部での演算処理結果のデータは、第2のパイプライン
ド関数演算群に入力され、この第2のイプラインド関数
演算群からの演算処理結果のデータが第1のデータ記憶
部に書き込まれる。
関数演算群は、そのパイプラインド関数演算群を構成す
るパイプラインド関数部およびその実行順序が主制御部
により指定され、この指定された実行順序に従ってパイ
プラインド関数演算群のパイプラインド関数演算部が縦
続接続される。この縦続接続されたパイプラインド関数
演算部の各々は、現在演算中の入力データの演算処理を
終了する前に新たな入力データの演算処理を開始するこ
とが可能であり、パイプライン関数演算部での処理時間
Snより遥かに小さい投入待ち時間X(X<<Sn)で
もって第1および第2のパイプラインド関数演算群へ次
々にデータを入力することができる。また、第2のデー
タ記憶部では主演算部との間でデータの読み出しと書き
込みとが短時間で切り替わる可能性があるが、第1のデ
ータ記憶部ではデータの読み出しと書き込みとが短時間
で切り替わらない。
のデータ記憶部と、第2のデータ記憶部と、第3のデー
タ記憶部と、複数のパイプラインド関数演算部と、主演
算部と、主制御部と、関数制御部とを設け、パイプライ
ンド関数演算部の中から第1のデータ記憶部に格納され
ている処理データに対して実行すべきパイプラインド関
数演算部を第1のパイプラインド関数演算群として選択
のうえその実行順序を指定するものとし、この指定され
た実行順序に従って第1のパイプラインド関数演算群の
パイプラインド関数演算部を縦続接続させ、第1のデー
タ記憶部から処理すべきデータを読み出して第1のパイ
プラインド関数演算群に入力すると共にこの第1のパイ
プラインド関数演算群からの演算処理結果のデータを主
演算部で処理すべきデータとして第2および第3のデー
タ記憶部にデータ順に応じて互い違いに書き込むように
し、この第2および第3のデータ記憶部から処理すべき
データをデータ順に応じて互い違いに読み出し、この読
み出したデータに対して主演算を行い、その演算処理結
果のデータを読み出し元のデータ記憶部に書き込むよう
にし、また、第2および第3のデータ記憶部に格納され
ている主演算部での演算処理結果のデータに対して実行
すべきパイプラインド関数演算部を第2のパイプライン
ド関数演算群として選択のうえその実行順序を指定する
ものとし、この指定された実行順序に従って第2のパイ
プラインド関数演算群のパイプラインド関数演算部を縦
続接続させ、主演算部での演算処理結果のデータを第2
および第3のデータ記憶部からデータ順に応じて互い違
いに読み出して第2のパイプラインド関数演算群に入力
すると共にこの第2のパイプラインド関数演算群からの
演算処理結果のデータを第1のデータ記憶部に書き込む
ようにしたものである。
ら処理すべきデータが読み出され、第1のパイプライン
ド関数演算群に入力され、この第1のパイプラインド関
数演算群からの演算処理結果のデータがデータ順に応じ
て互い違いに第2および第3のデータ記憶部に書き込ま
れる。また、第1および第2のデータ記憶部に書き込ま
れたデータがデータ順に応じて互い違いに読み出されて
主演算部による演算が行われ、この主演算部での演算処
理結果のデータが読み出し元のデータ記憶部に書き込ま
れる。第1および第2のデータ記憶部に書き込まれた主
演算部での演算処理結果のデータは、データ順に応じて
互い違いに第2のパイプラインド関数演算群に入力さ
れ、この第2のパイプラインド関数演算群からの演算処
理結果のデータが第1のデータ記憶部に書き込まれる。
関数演算群は、そのパイプラインド関数演算群を構成す
るパイプラインド関数部およびその実行順序が主制御部
により指定され、この指定された実行順序に従って第1
および第2のパイプラインド関数演算群のパイプライン
ド関数演算部が縦続接続される。この縦続接続されたパ
イプラインド関数演算部の各々は、現在演算中の入力デ
ータの演算処理を終了する前に新たな入力データの演算
処理を開始することが可能であり、パイプライン関数演
算部での処理時間Snより遥かに小さい投入待ち時間X
(X<<Sn)でもって第1および第2のパイプライン
ド関数演算群へ次々にデータを入力することができる。
主演算部との間でデータの読み出しと書き込みとが短時
間で切り替わる可能性があるが、第1のデータ記憶部で
はデータの読み出しと書き込みとが短時間で切り替わら
ない。また、主演算部と第3のデータ記憶部(第2のデ
ータ記憶部)との間で主演算処理を行っている間に、第
2のデータ記憶部(第3のデータ記憶部)からの第2の
パイプラインド演算関数群を介する第1のデータ記憶部
への演算処理結果のデータの書き込み、第1のデータ記
憶部からの第1のパイプラインド演算関数群を介する第
2のデータ記憶部(第3のデータ記憶部)への演算処理
結果のデータの書き込みを行うことができる。
き詳細に説明する。 〔実施の形態1:第1発明〕図1はこの発明の一実施の
形態の要部を示すブロック図である。同図において、図
6と同一符号は同一或いは同等構成要素を示し、その説
明は省略する。
4−1〜4−Nに代えて、1入力1出力のパイプライン
ド関数演算部5−1〜5−Nを使用している。また、主
制御部1とパイプラインド関数演算部5−1〜5−Nと
の間に関数制御部6を設け、主制御部1より関数制御部
6に対して実行すべきパイプラインド関数演算部(パイ
プラインド関数演算群)およびその実行順序を指定する
ようにしている。
−N)は、現在演算中の入力データの演算処理を終了す
る前に新たな入力データの演算処理を開始することが可
能な関数演算部(例えば、四則演算などの関数処理用)
であり、1番目の処理対象データを入力後、その演算処
理結果がまだ出力されていなくても(1データの関数演
算に必要な時間Snが経過していなくても)、すぐ次の
サイクルに2番目の処理対象データの入力が可能であ
る。また、このパイプラインド関数演算部5には、ある
関数で演算が完了後、次の関数への受け渡しが可能なよ
うにハンドシェーク信号を出力するようなインターフェ
イスを構成しておく。
サで構成されており、主制御部1によって選択されたパ
イプラインド関数演算群のパイプラインド関数演算部を
指定された実行順序に従って縦続接続させ、その処理デ
ータの受け渡しを制御する一方、データ記憶部3から処
理すべきデータを読み出してそのパイプラインド関数演
算群に入力すると共に、このパイプラインド関数演算群
からの演算処理結果のデータをデータ記憶部3に書き込
む機能を有している。
T処理が行われる。主制御部1は、主演算部2でのFF
T処理の前に、データ記憶部3に格納されている処理す
べデータに対してパイプラインド関数演算部5−1〜5
−Nを利用して前処理を行わせる。
対して、パイプラインド関数演算部5−1〜5−Nの中
から前処理に際して実行すべきパイプラインド関数演算
部を第1のパイプラインド関数演算群として選択のう
え、その実行順序を指定する。ここでは、例えば、パイ
プラインド関数演算部5−1,5−2,5−3を第1の
パイプラインド関数演算群として選択し、その実行順序
を5−1→5−2→5−3とするものとする。
指定された実行順序に従って第1のパイプラインド関数
演算群のパイプラインド関数演算部5−1,5−2,5
−3を縦続接続させ、データ記憶部3から処理すべき1
番目のデータを読み出して第1のパイプラインド関数演
算群に入力する。この第1のパイプラインド関数演算群
に入力されたデータは、パイプラインド関数演算部5−
1→5−2→5−3の順に演算処理され、最後のパイプ
ラインド関数演算部5−3からの演算処理結果のデータ
が前処理完了データとしてデータ記憶部3に書き込まれ
る。
から処理すべき1番目のデータを読み出した後、次のサ
イクルで2番目のデータを読み出して第1のパイプライ
ンド関数演算群に投入する。すなわち、データ記憶部3
から1番目のデータを読み出して第1のパイプラインド
関数演算群に投入した後、パイプラインド関数演算部で
の処理時間Snより遥かに短い投入待ち時間X(X<<
Sn)でもって、データ記憶部3から2番目のデータを
読み出して第1のパイプラインド関数演算群に投入す
る。
れた2番目のデータは、1番目のデータと同様にしてパ
イプラインド関数演算部5−1→5−2→5−3の順に
演算処理され、最後のパイプラインド関数演算部5−3
からの演算処理結果のデータが処理完了データとしてデ
ータ記憶部3に書き込まれる。以下、同様の演算シーケ
ンスを施し、処理すべき全てのデータが完了するまでこ
の演算シーケンスを繰り返す。
算部2は、主制御部1の指示に従い、データ記憶部3に
格納されている前処理完了データを読み出し、この前処
理完了データに対してFFT処理を施し、このFFT処
理を施したデータ(FFT完了データ)をデータ記憶部
3に書き込む。
主制御部1は、関数制御部6に対して、パイプラインド
関数演算部5−1〜5−Nの中から後処理に際して実行
すべきパイプラインド関数演算部を第2のパイプライン
ド関数演算群として選択のうえ、その実行順序を指定す
る。
選択された第2のパイプラインド関数演算群のパイプラ
インド関数演算部を指定された実行順序に従って縦続接
続させ、前処理と同様にして、データ記憶部3に格納さ
れているFFT完了データを第2のパイプラインド関数
演算群へ次々に投入して後処理を行わせ、その後処理完
了データをデータ記憶部3に書き込む。
序に従ってパイプラインド関数演算群のパイプラインド
関数演算部を縦続接続させ、この縦続接続させたパイプ
ラインド関数演算部にデータを通して行くので、すなわ
ち複数の関数演算が連続的にパイプライン処理されるの
で、バスの衝突等が発生することがない。このため、パ
イプラインド関数演算群におけるパイプラインド関数演
算部の個数をn個とし、それぞれのパイプラインド関数
演算部での処理時間をSn、処理すべきデータ数をK個
とすると、全てのデータをパイプラインド関数演算群に
よって演算処理する時間(前処理時間/後処理時間)T
nは、下記(2)式で表される。
(1)式とを比較して分かるように、この実施の形態1
では、関数の必要数や画素数が増加しても、それに殆ど
影響されずに、極めて高速に前処理や後処理を行うこと
が可能となる。
像データがあり、これをFFT処理(主演算:処理時間
20ms)する場合を考えてみる。FFT処理前に、予
めオフセット分を除去し(前処理関数1:減算、処理時
間40ns)、それを増幅するものとする(前処理関数
2:乗算、処理時間80ns)。また、FFT処理結果
の最大値を用いて正規化し(後処理関数1:除算、処理
時間380ns)、ある値以下を0にする(後処理関数
2:しきい値処理、処理時間20ns)ものとする。こ
れらの個々の処理関数の処理時間は、従来タイプの場合
も本実施の形態の場合(新タイプ)も、同じ時間とす
る。また、主演算処理も同処理時間とする。
作周波数50MHz(1サイクル=20ns)と仮定する
と、それぞれの全処理時間TAおよびTBは次のように
なる。
5ms 主演算:20ms 後処理:512×512×(380+20)ns≒10
4.9ms TA=31.5ms+20ms+104.9ms=15
6.4ms
80)ns≒5.24ms 主演算:20ms 後処理:(512×512−1)×20ns+(380
+20)ns≒5.24ms TB=5.24ms+20ms+5.24ms=30.
5ms
新タイプの全処理時間TBとの差はTA−TB=12
5.9msであり、新タイプの方が従来タイプよりも5
倍以上高速に処理できることが確認できる。
処理に要する時間で、新タイプでは従来タイプに比べ、
6〜20倍以上高速に処理可能となっている。この実例
では、前処理よりも後処理の方が処理時間にして3.3
倍大きいため、従来タイプでは後処理の方が3.3倍処
理時間を必要としている。一方、新タイプでは、縦続接
続可能なインターフェイスを持つパイプラインド関数演
算部を用いた処理構成のため、殆ど処理時間の増加には
つながっていない。これは処理対象データ(ここでは、
512×512)が多いほど、その影響度は少なくな
る。
ないのと同様に、処理関数の増加に対しても新タイプで
は影響が少ない。そのため、新タイプでは、複雑な多数
の関数処理が必要となるような前処理や後処理でも、処
理時間の増加を殆ど伴わずに実行可能である。
タ記憶部3において、データの読み出しと書き込みとが
交互に頻繁に切り替えられる。このため、データ記憶部
3としては、データの読み出しと書き込みとの切り替え
に際して殆ど待ち時間の生じない高性能の大容量メモリ
を使用する必要があり、高価となる。データの読み出し
と書き込みとの切り替えに際して比較的待ち時間が生じ
る安価な大容量メモリをデータ記憶部3として使用する
と、処理速度の劣化につながり、高速処理が阻害され
る。
憶部3として高性能の大容量メモリを使用しなくてもよ
いようにして(データ記憶部3として比較的待ち時間が
生じる安価な大容量メモリの使用を可能として)、コス
トパフォーマンスの向上を図る。
ック図である。この実施の形態2では、データ記憶部3
を第1のデータ記憶部とし、この第1のデータ記憶部3
とは別に第2のデータ記憶部7を設けている。第1のデ
ータ記憶部3としては、データの読み出しと書き込みと
の切り替えに際して比較的待ち時間が生じる安価な大容
量メモリを使用する。第2のデータ記憶部7としては、
データの読み出しと書き込みとの切り替えに際して殆ど
待ち時間の生じない高性能の小容量メモリを使用する。
また、主演算部2は大容量の第1のデータ記憶部3に対
してではなく、小容量の第2のデータ記憶部7に対して
アクセス可能に設ける。
T処理が行われる。主制御部1は、主演算部2でのFF
T処理の前に、第1のデータ記憶部3に格納されている
処理すべきデータに対してパイプラインド関数演算部5
−1〜5−Nを利用して前処理を行わせる。
対して、パイプラインド関数演算部5−1〜5−Nの中
から前処理に際して実行すべきパイプラインド関数演算
部を第1のパイプラインド関数演算群として選択のう
え、その実行順序を指定する。
された実行順序に従って第1のパイプラインド関数演算
群のパイプラインド関数演算部を縦続接続させ、第1の
データ記憶部3から処理すべき1番目のデータを読み出
して第1のパイプラインド関数演算群に入力する。この
第1のパイプラインド関数演算群に入力されたデータ
は、縦続接続されたパイプラインド関数演算部により順
次演算処理され、この第1のパイプラインド関数演算群
からの演算処理結果のデータが前処理完了データとして
第2のデータ記憶部7に書き込まれる。
憶部3から処理すべき1番目のデータを読み出した後、
次のサイクルで2番目のデータを読み出して第1のパイ
プラインド関数演算群に投入する。第1のパイプライン
ド関数演算群に投入された2番目のデータは、1番目の
データと同様にして、縦続接続されたパイプラインド関
数演算部により順次演算処理され、この第1のパイプラ
インド関数演算群からの演算処理結果のデータが前処理
完了データとして第2のデータ記憶部7に書き込まれ
る。
データが溜まると、主演算部2は、主制御部1の指示に
従い、第2のデータ記憶部7に格納されている2つの前
処理完了データを読み出し、この前処理完了データに対
してFFT処理を施し、このFFT処理を施したデータ
(FFT完了データ)を第2のデータ記憶部7に書き込
む。
データのFFT処理が終了すると、主制御部1は、関数
制御部6に対して、パイプラインド関数演算部5−1〜
5−Nの中から後処理に際して実行すべきパイプライン
ド関数演算部を第2のパイプラインド関数演算群として
選択のうえ、その実行順序を指定する。
された実行順序に従って第2のパイプラインド関数演算
群のパイプラインド関数演算部を縦続接続させ、前処理
と同様にして、第2のデータ記憶部7に格納されている
FFT完了データを第2のパイプラインド関数演算群へ
次々に投入し、後処理を行わせた後、第1のデータ記憶
部3に書き込む。
憶部3に全ての後処理完了データを書き込んだ後、主制
御部1によって指定される実行順序に従って第1のパイ
プラインド関数演算群のパイプラインド関数演算部を縦
続接続させ、第1のデータ記憶部3に格納されている処
理すべきデータの第1のパイプラインド関数演算群への
投入を再開する。
関数演算群を用いての前処理、主演算部2でのFFT処
理、第2のパイプラインド関数演算群を用いての後処理
を繰り返すことによって、第1のデータ記憶部3に格納
されている全ての処理すべきデータに対して前処理→F
FT処理→後処理を施す。
部3において、データの読み出しと書き込みとを短時間
で切り替える必要がなく、第1のデータ記憶部3として
データの読み出しと書き込みとの切り替えに際して比較
的待ち時間が生じる安価な大容量メモリを使用すること
ができる。
タ記憶部7は主演算部2でのFFT処理のためにデータ
の読み出しと書き込みとが短時間に切り替わる場合でも
殆ど待ち時間の生じない高性能のメモリを必要とする
が、第2のデータ記憶部7に格納された前処理完了デー
タは主演算部2によってFFT処理が施された後、FF
T完了データとして第2のデータ記憶部7に格納される
ものの、すぐに関数制御部6によって読み出され第2の
パイプラインド関数演算群に投入されるので、第2のデ
ータ記憶部7のメモリ容量は小容量でよい。
によるコストアップ分が第1のデータ記憶部3のコスト
ダウン分に吸収され、コストパフォーマンスが向上す
る。また、この実施の形態2では、第1のデータ記憶部
3に他の装置からアクセスがある場合(例えば、画像入
力部からの画像データ入力や画像出力部への画像データ
の出力など)でも、主演算部2での待ち時間が発生せ
ず、処理速度が劣化しない。
のデータ記憶部7に前処理完了データを書き込んでいる
間や第2のデータ記憶部7からFFT完了データを読み
出している間は、主演算部2でのFFT処理を実行する
ことができず、全演算処理に要する時間が長くなる。そ
こで、この実施の形態2では、データの転送時間の無駄
を削減して、全演算処理に要する時間を短縮する。
ック図である。この実施の形態3では、データ記憶部3
を第1のデータ記憶部とし、この第1のデータ記憶部3
とは別に第2のデータ記憶部7と第3のデータ記憶部8
を設けている。第1のデータ記憶部3としては、データ
の読み出しと書き込みとの短時間の切り替えに際して比
較的待ち時間が生じる安価な大容量メモリを使用する。
第2のデータ記憶部7および第3のデータ記憶部8とし
ては、データの読み出しと書き込みとの短時間の切り替
えに際して殆ど待ち時間の生じない高性能の小容量メモ
リを使用する。また、主演算部2は大容量の第1のデー
タ記憶部3に対してではなく、小容量の第2のデータ記
憶部7と第3のデータ記憶部8に対してアクセス可能に
設ける。
T処理が行われる。主制御部1は、主演算部2でのFF
T処理の前に、データ記憶部3に格納されている処理す
べきデータに対してパイプラインド関数演算部5−1〜
5−Nを利用して前処理を行わせる。
対して、パイプラインド関数演算部5−1〜5−Nの中
から前処理に際して実行すべきパイプラインド関数演算
部を第1のパイプラインド関数演算群として選択のう
え、その実行順序を指定する。
された実行順序に従って第1のパイプラインド関数演算
群のパイプラインド関数演算部を縦続接続させ、第1の
データ記憶部3から処理すべき1番目のデータを読み出
して第1のパイプラインド関数演算群に入力する。この
第1のパイプラインド関数演算群に入力されたデータ
は、縦続接続されたパイプラインド関数演算部ににより
順次演算処理され、この第1のパイプラインド関数演算
群からの演算処理結果のデータが前処理完了データ(1
番目の前処理完了データ)として第2のデータ記憶部7
に書き込まれる(図4(a)参照)。
憶部3から処理すべき1番目の処理データを読み出した
後、次のサイクルで2番目の処理すべきデータを読み出
して第1のパイプラインド関数演算群に投入する。第1
のパイプラインド関数演算群に投入された2番目のデー
タは、1番目のデータと同様にして、縦続接続されたパ
イプラインド関数演算部により順次演算処理され、この
第1のパイプラインド関数演算群からの演算処理結果の
データが前処理完了データ(2番目の前処理完了デー
タ)として第3のデータ記憶部8に書き込まれる(図4
(b)参照)。
示に従い、第2のデータ記憶部7に格納されている1番
目の前処理完了データを読み出し、この1番目の前処理
完了データに対してFFT処理を施す。すなわち、この
場合、1番目の前処理完了データに対してFFT処理が
行われている間に、空いている転送経路を利用して、2
番目の前処理完了データが先読みされて第3のデータ記
憶部8に書き込まれることになる。
示に従い、第3のデータ記憶部8に格納されている2番
目の前処理完了データを読み出し、この2番目の前処理
完了データに対してFFT処理を施す。この2番目の前
処理完了データに対してFFT処理が行われている間
に、関数制御部6は、空いている転送経路を利用して、
第2のデータ記憶部7に格納されている1番目のFFT
完了データを第2のパイプラインド関数演算群に投入
し、後処理を行わせて、第1のデータ記憶部3に1番目
の後処理完了データとして書き込む。そして、この後、
関数制御部6は、第1のデータ記憶部3に格納されてい
る3番目の処理すべきデータを第1のパイプラインド関
数演算群に投入し、前処理を行わせて、第2のデータ記
憶部7に3番目の前処理完了データとして書き込む(図
4(c)参照)。
示に従い、第2のデータ記憶部7に格納されてい3番目
の前処理完了データを読み出し、この3番目の前処理完
了データに対してFFT処理を施す。この3番目の前処
理完了データに対してFFT処理が行われている間に、
関数制御部6は、空いている転送経路を利用して、第3
のデータ記憶部8に格納されている2番目のFFT完了
データを第2のパイプラインド関数演算群に投入し、後
処理を行わせて、第1のデータ記憶部3に2番目の後処
理完了データとして書き込む。そして、この後、関数制
御部6は、第1のデータ記憶部3に格納されている4番
目の処理すべきデータを第1のパイプラインド関数演算
群に投入し、前処理を行わせて、第3のデータ記憶部8
に4番目の前処理完了データとして書き込む(図4
(d)参照)。
(d)の処理を交互に行い、第1のパイプラインド関数
演算群を用いての前処理、主演算部2でのFFT処理、
第2のパイプラインド関数演算群を用いての後処理を繰
り返すことによって、第1のデータ記憶部3に格納され
ている全ての処理すべきデータに対して前処理→FFT
処理→後処理を施す。
のデータ記憶部8との間でFFT処理を行っている間
に、第2のデータ記憶部7からの第2のパイプラインド
演算関数群を介する第1のデータ記憶部3への後処理完
了データの書き込み、第1のデータ記憶部3からの第1
のパイプラインド演算関数群を介する第2のデータ記憶
部7への前処理完了データの書き込みを行うことができ
る。
との間でFFT処理を行っている間に、第3のデータ記
憶部8からの第2のパイプラインド演算関数群を介する
第1のデータ記憶部3への後処理完了データの書き込
み、第1のデータ記憶部3からの第1のパイプラインド
演算関数群を介する第3のデータ記憶部8への前処理完
了データの書き込みを行うことができる。
減され、主演算部2でのFFT処理が休みなく行われる
ものとなり、全演算処理にかかる時間が短縮されるよう
になる。
タ記憶部3において、データの読み出しと書き込みとの
切り替えが頻繁に繰り返されるように思われるが、「前
処理のデータ転送時間+後処理のデータ転送時間」<主
演算時間とすれば、第1のデータ記憶部3でのデータの
読み出しと書き込みとを短時間で切り替える必要はな
く、第1のデータ記憶部3としてデータの読み出しと書
き込みとの短時間の切り替えに際して比較的待ち時間が
生じる安価な大容量メモリを使用することができる。
タ記憶部7(第3のデータ記憶部8)は主演算部2での
FFT処理のためにデータの読み出しと書き込みとを短
時間で切り替える場合でも殆ど待ち時間の生じない高性
能のメモリを必要とするが、第2のデータ記憶部7およ
び第3のデータ記憶部8に格納された前処理完了データ
は主演算部2によってFFT処理が施された後、FFT
完了データとして第2のデータ記憶部7および第3のデ
ータ記憶部8に格納されるものの、すぐに関数制御部6
によって読み出され第2のパイプラインド関数演算群に
投入されるので、第2のデータ記憶部7および第3のデ
ータ記憶部8のメモリ容量は小容量でよい。
とするために、第1のデータ記憶部3から1つずつデー
タが読み出され、前処理された後、互い違いに第2のデ
ータ記憶部7および第3のデータ記憶部8へ書き込まれ
るものとしたが、実際にはその投入時間を1サイクルず
らした2つのデータがペアとして前処理された後、互い
違いに第2のデータ記憶部7および第3のデータ記憶部
8へ書き込まれる。主演算部2はこの2つの前処理完了
データを読み出してFFT処理を施す。また、その投入
時間を1サイクルずらした2つのFFT完了データがペ
アとして第2のデータ記憶部7および第3のデータ記憶
部8から互い違いに読み出され、後処理された後、第1
のデータ記憶部3に書き込まれる。
の比較〕実施の形態2(図2)において、第1のデータ
記憶部3から第2のデータ記憶部7への転送をTR、第
2のデータ記憶部7から第1のデータ記憶部3への転送
をTW、主演算部2でのFFT処理をFFTとすると、
その処理状況は図5(a)に示すようになる。
ータ記憶部3から第2のデータ記憶部7および第3のデ
ータ記憶部8への転送をTR、第2のデータ記憶部7お
よび第3のデータ記憶部8から第1のデータ記憶部3へ
の転送をTW、主演算部2でのFFT処理をFFTとす
ると、その処理状況は図5(b)に示すようになる。
R,TWの時間幅はそれぞれ同じとする(但し、TR+
TW<<FFT)。すると、FFT1〜FFT128
(2次元FFTの半分の時間(横方向か縦方向のみ))
の時間は、図5(a)の場合には128(TR+FFT
+TW)、図5(b)の場合にはTR+128FFT+
TWとなる。
は127TR+127TWとなり、おおよそ127TR
+127TWだけ図5(b)、すなわち実施の形態3の
方が高速に処理できることになる。
にほとんど含まれてしまう(実際は各パイプライン関数
の段数の和だけTR,TWが増加する)。例えば、転送
処理に256サイクルかかって、パイプライン関数に乗
算(3段パイプライン)、加算(2段パイプライン)が
転送と同時に縦続接続処理されているとすると、TR’
=TR+3+2=261サイクルという具合になる。
とするためにパイプラインド関数演算部5−1〜5−N
は1入力1出力としたが、一部の関数は2入力1出力、
3入力1出力などとすることができる(例えば、2画像
の差分を算出するような関数)。この場合、第1のパイ
プラインド関数演算群や第2のパイプラインド関数演算
群において、その先頭のパイプラインド関数演算部のみ
を複数入力1出力とする。複数入力1出力とした場合、
他の入力を待つ必要があるので、投入待ち時間Xは、入
力数をmとした場合、MAX(Xm)となる。
においてFFT処理を行うものとしたが、拡大,縮小,
回転,DCT,相関計算など各種の主演算に置き換える
ことが可能である。また、主演算は、パイプライン処理
可能な演算であってもよい。しかし、完全にパイプライ
ン処理できるのであれば、それは主演算ではなくパイプ
ラインド関数演算群で実現可能である。FFT処理の場
合は、全体で考えると1入力1出力で処理することがで
きず、途中で複数経路に分かれるなど複雑な処理とな
る。主演算部2としては、FFT処理のように、1入力
1出力で処理することができない複雑な演算が適してい
る。
の適用例として説明したが、本発明は画像処理に限られ
るものではなく、各種の演算処理に適用可能である。ま
た、実施の形態2および3では、処理すべきデータに対
して前処理と後処理の両方を施す場合を示したが、どち
らか一方だけの場合でもよい。
発明によれば、第1発明では、データ記憶部から処理す
べきデータが読み出され、パイプラインド関数演算群に
入力され、このパイプラインド関数演算群からの演算処
理結果のデータがデータ記憶部に書き込まれるものとな
り、ここで、パイプラインド関数演算群は、そのパイプ
ラインド関数演算群を構成するパイプラインド関数部お
よびその実行順序が主制御部により指定され、この指定
された実行順序に従ってパイプラインド関数演算群のパ
イプラインド関数演算部が縦続接続されるので、パイプ
ライン関数演算部での処理時間Snより遥かに小さい投
入待ち時間X(X<<Sn)でもってパイプラインド関
数演算群へ次々にデータを入力することができ、多数の
関数を用いる多大なデータ処理を高速で行うことができ
るようになる。
理すべきデータが読み出され、第1のパイプラインド関
数演算群に入力され、この第1のパイプラインド関数演
算群からの演算処理結果のデータが第2のデータ記憶部
に書き込まれ、この第2のデータ記憶部に書き込まれた
データが読み出されて主演算が行われ、その演算処理結
果のデータが第2のデータ記憶部に書き込まれ、この第
2のデータ記憶部に書き込まれた主演算部での演算処理
結果のデータが第2のパイプラインド関数演算群に入力
され、この第2のイプラインド関数演算群からの演算処
理結果のデータが第1のデータ記憶部に書き込まれるも
のとなり、ここで、第1および第2のパイプラインド関
数演算群は、そのパイプラインド関数演算群を構成する
パイプラインド関数部およびその実行順序が主制御部に
より指定され、この指定された実行順序に従ってパイプ
ラインド関数演算群のパイプラインド関数演算部が縦続
接続されるので、パイプライン関数演算部での処理時間
Snより遥かに小さい投入待ち時間X(X<<Sn)で
もって第1および第2のパイプラインド関数演算群へ次
々にデータを入力することができ、多数の関数を用いる
多大なデータ処理を高速で行うことができるようにな
る。
では主演算部との間でデータの読み出しと書き込みとが
短時間で切り替わる可能性があるが、第1のデータ記憶
部ではデータの読み出しと書き込みとが短時間で切り替
わらず、第1のデータ記憶部としてデータの読み出しと
書き込みとが短時間で切り替わる場合に比較的待ち時間
が生じる安価な大容量メモリを使用することができる。
また、第2のデータ記憶部としてはデータの読み出しと
書き込みの短時間の切り替わりが生じても待ち時間が殆
ど生じない高性能のメモリを必要とするが、第2のデー
タ記憶部に格納された主演算部で処理すべきデータは主
演算部によって主演算が施された後、処理演算結果のデ
ータとして第2のデータ記憶部に格納されるものの、す
ぐに関数制御部によって読み出され第2のパイプライン
ド関数演算群に投入されるので、第2のデータ記憶部の
メモリ容量は小容量でよい。これにより、第2のデータ
記憶部の追加によるコストアップ分が第1のデータ記憶
部のコストダウン分に吸収され、コストパフォーマンス
が向上する。
理すべきデータが読み出され、第1のパイプラインド関
数演算群に入力され、この第1のパイプラインド関数演
算群からの演算処理結果のデータがデータ順に応じて互
い違いに第2および第3のデータ記憶部に書き込まれ、
また、第1および第2のデータ記憶部に書き込まれたデ
ータがデータ順に応じて互い違いに読み出されて主演算
部による演算が行われ、この主演算部での演算処理結果
のデータが読み出し元のデータ記憶部に書き込まれ、第
1および第2のデータ記憶部に書き込まれた主演算部で
の演算処理結果のデータが、データ順に応じて互い違い
に第2のパイプラインド関数演算群に入力され、この第
2のパイプラインド関数演算群からの演算処理結果のデ
ータが第1のデータ記憶部に書き込まれるものとなり、
ここで、第1および第2のパイプラインド関数演算群
は、そのパイプラインド関数演算群を構成するパイプラ
インド関数部およびその実行順序が主制御部により指定
され、この指定された実行順序に従って第1および第2
のパイプラインド関数演算群のパイプラインド関数演算
部が縦続接続されるので、パイプライン関数演算部での
処理時間Snより遥かに小さい投入待ち時間X(X<<
Sn)でもって第1および第2のパイプラインド関数演
算群へ次々にデータを入力することができ、多数の関数
を用いる多大なデータ処理を高速で行うことができるよ
うになる。
ータ記憶部では主演算部との間でデータの読み出しと書
き込みとが短時間で切り替わる可能性があるが、第1の
データ記憶部ではデータの読み出しと書き込みとが短時
間で切り替わらず、第1のデータ記憶部としてデータの
読み出しと書き込みとの短時間の切り替えに際して比較
的待ち時間が生じる安価な大容量メモリを使用すること
ができる。また、第2のデータ記憶部(第3のデータ記
憶部)としてはデータの読み出しと書き込みの短時間の
切り替わりが生じても待ち時間が殆ど生じない高性能の
メモリを必要とするが、第2のデータ記憶部(第3のデ
ータ記憶部)に格納された主演算部で処理すべきデータ
は主演算部によって主演算が施された後、処理演算結果
のデータとして第2のデータ記憶部(第3のデータ記憶
部)に格納されるものの、すぐに関数制御部によって読
み出され第2のパイプラインド関数演算群に投入される
ので、第2のデータ記憶部(第3のデータ記憶部)のメ
モリ容量は小容量でよい。これにより、第2および第3
ののデータ記憶部の追加によるコストアップ分が第1の
データ記憶部のコストダウン分に吸収され、コストパフ
ォーマンスが向上する。
ータ記憶部(第2のデータ記憶部)との間で主演算処理
を行っている間に、第2のデータ記憶部(第3のデータ
記憶部)からの第2のパイプラインド演算関数群を介す
る第1のデータ記憶部への演算処理結果のデータの書き
込み、第1のデータ記憶部からの第1のパイプラインド
演算関数群を介する第2のデータ記憶部(第3のデータ
記憶部)への演算処理結果のデータの書き込みを行うこ
とができ、データの転送時間の無駄を削減して、全演算
処理に要する時間を短縮することができる。
部を示すブロック図である。
要部を示すブロック図である。
要部を示すブロック図である。
である。
較を説明する図である。
である。
のデータ記憶部)、5−1〜5−N…パイプラインド関
数演算部、6…関数制御部、7…第2のデータ記憶部、
8…第3のデータ記憶部。
Claims (3)
- 【請求項1】 処理すべきデータが格納されたデータ記
憶部と、 入力データの演算処理を終了する前に新たな入力データ
の演算処理を開始することの可能な複数のパイプライン
ド関数演算部と、 これらパイプラインド関数演算部の中から実行すべきパ
イプラインド関数演算部をパイプラインド関数演算群と
して選択のうえその実行順序を指定する主制御部と、 この主制御部によって指定された実行順序に従って前記
パイプラインド関数演算群のパイプラインド関数演算部
を縦続接続させ、その処理データの受け渡しを制御する
一方、前記データ記憶部から処理すべきデータを読み出
して前記パイプラインド関数演算群に入力すると共にこ
のパイプラインド関数演算群からの演算処理結果のデー
タを前記データ記憶部に書き込む関数制御部とを備えた
ことを特徴とする演算処理装置。 - 【請求項2】 処理すべきデータが格納された第1のデ
ータ記憶部と、 処理すべきデータが格納される第2のデータ記憶部と、 入力データの演算処理を終了する前に新たな入力データ
の演算処理を開始することの可能な複数のパイプライン
ド関数演算部と、 前記第2のデータ記憶部から処理すべきデータを読み出
し、この読み出したデータに対して前記パイプラインド
関数演算部で行う演算とは別個の主演算を行い、その演
算処理結果のデータを前記第2のデータ記憶部に書き込
む主演算部と、 前記パイプラインド関数演算部の中から前記第1のデー
タ記憶部に格納されている処理すべきデータに対して実
行すべきパイプラインド関数演算部を第1のパイプライ
ンド関数演算群として選択のうえその実行順序を指定す
る一方、前記第2のデータ記憶部に格納されている前記
主演算部での演算処理結果のデータに対して実行すべき
パイプラインド関数演算部を第2のパイプラインド関数
演算群として選択のうえその実行順序を指定する主制御
部と、 この主制御部によって指定された実行順序に従って前記
第1のパイプラインド関数演算群のパイプラインド関数
演算部を縦続接続させ、その処理データの受け渡しを制
御する一方、前記第1のデータ記憶部から処理すべきデ
ータを読み出して前記第1のパイプラインド関数演算群
に入力すると共にこの第1のパイプラインド関数演算群
からの演算処理結果のデータを前記主演算部で処理すべ
きデータとして前記第2のデータ記憶部に書き込む機能
と、前記主制御部によって指定された実行順序に従って
前記第2のパイプラインド関数演算群のパイプラインド
関数演算部を縦続接続させ、その処理データの受け渡し
を制御する一方、前記演算部での演算処理結果のデータ
を前記第2のデータ記憶部から読み出して前記第2のパ
イプラインド関数演算群に入力すると共にこの第2のパ
イプラインド関数演算群からの演算処理結果のデータを
前記第1のデータ記憶部に書き込む機能とを有する関数
制御部とを備えたことを特徴とする演算処理装置。 - 【請求項3】 処理すべきデータが格納された第1のデ
ータ記憶部と、 処理すべきデータが格納される第2および第3のデータ
記憶部と、 入力データの演算処理を終了する前に新たな入力データ
の演算処理を開始することの可能な複数のパイプライン
ド関数演算部と、 前記第2および第3のデータ記憶部から処理すべきデー
タをデータ順に応じて互い違いに読み出し、この読み出
したデータに対して前記パイプラインド関数演算部で行
う演算とは別個の主演算を行い、その演算処理結果のデ
ータを読み出し元のデータ記憶部に書き込む主演算部
と、 前記パイプラインド関数演算部の中から前記第1のデー
タ記憶部に格納されている処理すべきデータに対して実
行すべきパイプラインド関数演算部を第1のパイプライ
ンド関数演算群として選択のうえその実行順序を指定す
る一方、前記第2および第3のデータ記憶部に格納され
ている前記主演算部での演算処理結果のデータに対して
実行すべきパイプラインド関数演算部を第2のパイプラ
インド関数演算群として選択のうえその実行順序を指定
する主制御部と、 この主制御部によって指定された実行順序に従って前記
第1のパイプラインド関数演算群のパイプラインド関数
演算部を縦続接続させ、その処理データの受け渡しを制
御する一方、前記第1のデータ記憶部から処理すべきデ
ータを読み出して前記第1のパイプラインド関数演算群
に入力すると共にこの第1のパイプラインド関数演算群
からの演算処理結果のデータを前記主演算部で処理すべ
きデータとして前記第2および第3のデータ記憶部にデ
ータ順に応じて互い違いに書き込む機能と、前記主制御
部によって指定された実行順序に従って前記第2のパイ
プラインド関数演算群のパイプラインド関数演算部を縦
続接続させ、その処理データの受け渡しを制御する一
方、前記主演算部での演算処理結果のデータを前記第第
2および第3のデータ記憶部からデータ順に応じて互い
違いに読み出して前記第2のパイプラインド関数演算群
に入力すると共にこの第2のパイプラインド関数演算群
からの演算処理結果のデータを前記第1のデータ記憶部
に書き込む機能とを有する関数制御部とを備えたことを
特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293499A JP3790060B2 (ja) | 1999-01-29 | 1999-01-29 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293499A JP3790060B2 (ja) | 1999-01-29 | 1999-01-29 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000222384A true JP2000222384A (ja) | 2000-08-11 |
| JP3790060B2 JP3790060B2 (ja) | 2006-06-28 |
Family
ID=12096473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02293499A Expired - Lifetime JP3790060B2 (ja) | 1999-01-29 | 1999-01-29 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3790060B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002077838A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US7139882B2 (en) | 2001-03-22 | 2006-11-21 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7191201B2 (en) | 2002-04-24 | 2007-03-13 | Yamatake Corporation | Arithmetic processing apparatus |
| US7231500B2 (en) | 2001-03-22 | 2007-06-12 | Sony Computer Entertainment Inc. | External data interface in a computer architecture for broadband networks |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US7516334B2 (en) | 2001-03-22 | 2009-04-07 | Sony Computer Entertainment Inc. | Power management for processing modules |
| JP2013114391A (ja) * | 2011-11-28 | 2013-06-10 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法およびプログラム |
| US8751212B2 (en) | 2004-03-29 | 2014-06-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
-
1999
- 1999-01-29 JP JP02293499A patent/JP3790060B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457939B2 (en) | 2001-03-22 | 2008-11-25 | Sony Computer Entertainment Inc. | Processing system with dedicated local memories and busy identification |
| US8434091B2 (en) | 2001-03-22 | 2013-04-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US7139882B2 (en) | 2001-03-22 | 2006-11-21 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7720982B2 (en) | 2001-03-22 | 2010-05-18 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US7231500B2 (en) | 2001-03-22 | 2007-06-12 | Sony Computer Entertainment Inc. | External data interface in a computer architecture for broadband networks |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US7516334B2 (en) | 2001-03-22 | 2009-04-07 | Sony Computer Entertainment Inc. | Power management for processing modules |
| WO2002077838A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US7999813B2 (en) | 2001-03-22 | 2011-08-16 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US8028288B2 (en) | 2001-03-22 | 2011-09-27 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7191201B2 (en) | 2002-04-24 | 2007-03-13 | Yamatake Corporation | Arithmetic processing apparatus |
| US8751212B2 (en) | 2004-03-29 | 2014-06-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| JP2013114391A (ja) * | 2011-11-28 | 2013-06-10 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3790060B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1158598C (zh) | 高频流水线分离队列设计 | |
| JP2000222384A (ja) | 演算処理装置 | |
| CN108073549B (zh) | 卷积运算装置及方法 | |
| JP3237858B2 (ja) | 演算装置 | |
| JPH09212360A (ja) | データ処理装置 | |
| JP4514086B2 (ja) | 演算処理装置 | |
| JPH06309349A (ja) | プログラム制御のプロセッサ | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH0619705A (ja) | パイプライン制御方式 | |
| JPS6057436A (ja) | 演算処理装置 | |
| CN121478350A (zh) | 一种指令执行设备、执行方法及电子装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| CN121210123A (zh) | 渲染装置、方法、图形处理器、电子设备 | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JPH01284926A (ja) | 演算装置の命令読出方式 | |
| US7490226B2 (en) | Method using vector component comprising first and second bits to regulate movement of dependent instructions in a microprocessor | |
| JP3068406B2 (ja) | ベクトル演算装置 | |
| JPH0564937U (ja) | 画像メモリ・データ演算装置 | |
| JPH08317221A (ja) | データ処理装置 | |
| JP2000077978A (ja) | ディジタルフィルタ装置 | |
| JPH034951B2 (ja) | ||
| JPH04165440A (ja) | バンク切り換えによる動作モード変更装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS6210736A (ja) | マイクロ命令の先取り制御方式 | |
| JP2003122561A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |