JPH0325951A - 半導体集積回路のレイアウトセル - Google Patents
半導体集積回路のレイアウトセルInfo
- Publication number
- JPH0325951A JPH0325951A JP16145289A JP16145289A JPH0325951A JP H0325951 A JPH0325951 A JP H0325951A JP 16145289 A JP16145289 A JP 16145289A JP 16145289 A JP16145289 A JP 16145289A JP H0325951 A JPH0325951 A JP H0325951A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layout cell
- aluminum film
- layout
- passing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 48
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000009792 diffusion process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
半導体集積回路の自動レイアウトに使用されるレイアウ
トセルの構造に関する。
トセルの構造に関する。
従来、金属２層配線以上の自動レイアウトセルは第２図
、第３図で示すようになっている。
、第３図で示すようになっている。
第２図は、レイアウトセルの平面図である。
１はＮ源用アルミニウム配線、２は接地用グランド配線
、３はウェノペ４はソース側拡散層、５はドレイン側拡
敗層、６はゲート用ポリシリコン膜である。７はＰｃｈ
側ドレインとＮｃｈ側を接続する１層目のアルミニウム
膜（以下単に第１アルミと記す）８は拡散層と第１アル
ミとの接続をとるコンタクトである。９は第１アルミ７
と２層目のアルミニウム膜は（以下単に第２アルミと記
す）との接続をとるスルーホールであり、１ｌはレイア
ウトセルの上を第２アルミの通過を禁止する領域である
。
、３はウェノペ４はソース側拡散層、５はドレイン側拡
敗層、６はゲート用ポリシリコン膜である。７はＰｃｈ
側ドレインとＮｃｈ側を接続する１層目のアルミニウム
膜（以下単に第１アルミと記す）８は拡散層と第１アル
ミとの接続をとるコンタクトである。９は第１アルミ７
と２層目のアルミニウム膜は（以下単に第２アルミと記
す）との接続をとるスルーホールであり、１ｌはレイア
ウトセルの上を第２アルミの通過を禁止する領域である
。
第３図は第２図の簡略化した平面図であり、Ａ，Ｂ，
Ｃ， Ｄ，○はレイアウトセル上を通過する第２アルミ
の通過可能な入出力位置を表したものである。
Ｃ， Ｄ，○はレイアウトセル上を通過する第２アルミ
の通過可能な入出力位置を表したものである。
上述した第３図に示すように、第２アルミ通過可能な入
力位置Ｄを第２アルミ１２ａが通過したとすると、実際
レイアウトセル内には、スルーホール領域があるため、
第２アルミどうしの間隔１３ａが狭くなり、設計基準を
満足しない。そのため通過配線禁止領域１１をもうけて
いる。
力位置Ｄを第２アルミ１２ａが通過したとすると、実際
レイアウトセル内には、スルーホール領域があるため、
第２アルミどうしの間隔１３ａが狭くなり、設計基準を
満足しない。そのため通過配線禁止領域１１をもうけて
いる。
上述したように、第２アルミが通過可能な領域にもかか
わらず、実際通過してしまうとスルーホールとの関係で
基準を満足しなくなるため禁止領域を設定することは、
レイアウトセルの上の有効な配線領域をつぶしてしまう
ことになり、余分な配線領域が設定されてしまい、チッ
プサイズが大きくなるという欠点がある。
わらず、実際通過してしまうとスルーホールとの関係で
基準を満足しなくなるため禁止領域を設定することは、
レイアウトセルの上の有効な配線領域をつぶしてしまう
ことになり、余分な配線領域が設定されてしまい、チッ
プサイズが大きくなるという欠点がある。
本発明の自動レイアウト用のレイアウトセルは、核セル
内に、最初から出力端子の最隣りの通過領域に、通過用
配線を用意したレイアウトセルであり、２層目以上のア
ルミニウム膜からなる出力端子のすぐ隣りに、出力端子
と同じ層次のアルミニウム膜からなりレイアウトセル上
を単に通過する配線層があらかじめ用意されているとい
うものである。
内に、最初から出力端子の最隣りの通過領域に、通過用
配線を用意したレイアウトセルであり、２層目以上のア
ルミニウム膜からなる出力端子のすぐ隣りに、出力端子
と同じ層次のアルミニウム膜からなりレイアウトセル上
を単に通過する配線層があらかじめ用意されているとい
うものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明の平面図である。
１は電源用第１アルミ、２はグランド用第１アルミ、３
はＰｃｈ，Ｎｃｈを分離するウエル、４はソース側拡散
層、５はドレイン側拡散層、６はゲート用ポリシリコン
膜、７はＰｃｈドレインとＮｃｈドレインをコンタクト
８によって接続する第１アルミ、９は第１アルミ７と出
力用第２アルミ （出力端子）１０を接続するスルーホ
ールである。
はＰｃｈ，Ｎｃｈを分離するウエル、４はソース側拡散
層、５はドレイン側拡散層、６はゲート用ポリシリコン
膜、７はＰｃｈドレインとＮｃｈドレインをコンタクト
８によって接続する第１アルミ、９は第１アルミ７と出
力用第２アルミ （出力端子）１０を接続するスルーホ
ールである。
ＡＩ，Ｂｌ．ＣＩ． ○はレイアウトセル上を通過可能
な入出力位置を表わしている。今Ｃ１の入出力位置に通
過用第２アルミがもうけてないと従来例で説明したよう
に第２アルミ同志の基準が満たされなくなるため、第１
図の１２ｂで示すように、すでにＣ１の位置にはレイア
ウトセル内に、第ニアルミ同志の間隔１３ｂを満足する
ように、通過用の第２アルミを設定しておくことにより
、自動レイアウトでＣ１が使用された時、すでにレイア
ウトセル内の第２アルミを通過舅として使用するため基
準は守られ、禁止領域をもうける必要がなくなる。
な入出力位置を表わしている。今Ｃ１の入出力位置に通
過用第２アルミがもうけてないと従来例で説明したよう
に第２アルミ同志の基準が満たされなくなるため、第１
図の１２ｂで示すように、すでにＣ１の位置にはレイア
ウトセル内に、第ニアルミ同志の間隔１３ｂを満足する
ように、通過用の第２アルミを設定しておくことにより
、自動レイアウトでＣ１が使用された時、すでにレイア
ウトセル内の第２アルミを通過舅として使用するため基
準は守られ、禁止領域をもうける必要がなくなる。
以上説明したように本発明は、自動用レイアウトセルの
出力端子の最隣りの通過可能な領域にあらかじめ通過用
第２アルミを配置しておくことでレイアウトセルの上を
配線が自由に通過することができ、従来のレイアウトセ
ルに比べ無駄な配線領域を使うことなくチップサイズを
小さくすることが可能である。
出力端子の最隣りの通過可能な領域にあらかじめ通過用
第２アルミを配置しておくことでレイアウトセルの上を
配線が自由に通過することができ、従来のレイアウトセ
ルに比べ無駄な配線領域を使うことなくチップサイズを
小さくすることが可能である。
第１図及び第２図はそれぞれ本発明の一実施例及び従来
例のレイアウトセルの平面図、第３図は第２図のレイア
ウトセルの欠点を説明するための平面図である。 １・・・・・・電源用第１アルミ、２・・・・・・グラ
ンド用第２アルミ、３・・・・・・Ｐｃｈ，Ｎｃｈを分
離するウェル、４・・・・・・ソース側の拡散層領域、
５・・・・・・ドレイン側の拡散層領域、６・・・・・
・ゲート用ポリシンコン、７・・・・・・Ｐｃｈドレイ
ンとＮｃｈドレインを接続する第１アルミ、８・・・・
・・拡敗層と第１アルミを接続するコンタクト、９・・
・・・・第１アルミと第２アルミを接続するスルーホー
ル、１０・・・・・・第２アルミ、ＩＩ・・・・・・通
過配線禁止領域、１２ａ・・・・・・通過用第２アルミ
、１３ａ・・・・・・通過用第２アルミとスルーホール
領域との間隔、１２ｂ・・・・・・通過を可能としたレ
イアウトセル内にもうけた第２アルミ、１３ｂ・・・・
・・基準を満足したスルーホール領域と第２アルミの間
隔、Ａ， ＡＩ， Ｂ，Ｂｌ，Ｃ，ＣＩ，Ｄ，Ｏ・・・
・・・レイアウトセル上の通過可能な人出力位置。
例のレイアウトセルの平面図、第３図は第２図のレイア
ウトセルの欠点を説明するための平面図である。 １・・・・・・電源用第１アルミ、２・・・・・・グラ
ンド用第２アルミ、３・・・・・・Ｐｃｈ，Ｎｃｈを分
離するウェル、４・・・・・・ソース側の拡散層領域、
５・・・・・・ドレイン側の拡散層領域、６・・・・・
・ゲート用ポリシンコン、７・・・・・・Ｐｃｈドレイ
ンとＮｃｈドレインを接続する第１アルミ、８・・・・
・・拡敗層と第１アルミを接続するコンタクト、９・・
・・・・第１アルミと第２アルミを接続するスルーホー
ル、１０・・・・・・第２アルミ、ＩＩ・・・・・・通
過配線禁止領域、１２ａ・・・・・・通過用第２アルミ
、１３ａ・・・・・・通過用第２アルミとスルーホール
領域との間隔、１２ｂ・・・・・・通過を可能としたレ
イアウトセル内にもうけた第２アルミ、１３ｂ・・・・
・・基準を満足したスルーホール領域と第２アルミの間
隔、Ａ， ＡＩ， Ｂ，Ｂｌ，Ｃ，ＣＩ，Ｄ，Ｏ・・・
・・・レイアウトセル上の通過可能な人出力位置。
Claims (1)
- 半導体集積回路の自動レイアウト設計で使われる論理素
子のレイアウトセルにおいて、２層目以上のアルミニウ
ム膜からなる出力端子のすぐ隣りに、前記出力端子と同
じ層次のアルミニウム膜からなり前記レイアウトセルを
単に通過する配線層があらかじめ用意されていることを
特徴とする半導体集積回路のレイアウトセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16145289A JPH0325951A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路のレイアウトセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16145289A JPH0325951A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路のレイアウトセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325951A true JPH0325951A (ja) | 1991-02-04 |
Family
ID=15735373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16145289A Pending JPH0325951A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路のレイアウトセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325951A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293642A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 集積回路 |
| JPS6417445A (en) * | 1987-07-10 | 1989-01-20 | Matsushita Electric Ind Co Ltd | Standard cell |
-
1989
- 1989-06-23 JP JP16145289A patent/JPH0325951A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293642A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 集積回路 |
| JPS6417445A (en) * | 1987-07-10 | 1989-01-20 | Matsushita Electric Ind Co Ltd | Standard cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| JP2000031298A (ja) | 半導体記憶装置及びその製造方法 | |
| US4943841A (en) | Wiring structure for semiconductor integrated circuit device | |
| JPH0325951A (ja) | 半導体集積回路のレイアウトセル | |
| JPH0576174B2 (ja) | ||
| JPH03166762A (ja) | 半導体メモリ | |
| JPS62229857A (ja) | マスタスライス半導体装置 | |
| KR970077536A (ko) | 반도체 집적회로장치의 제조방법 | |
| JPS59117132A (ja) | マスタスライスｌｓｉ基板 | |
| JPS60145641A (ja) | 半導体集積回路装置 | |
| JPS61135165A (ja) | 半導体メモリ装置 | |
| JPS58210636A (ja) | 半導体集積回路装置 | |
| JPH03266462A (ja) | 半導体記憶装置 | |
| JPS61191047A (ja) | 半導体集積回路装置 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPH01123439A (ja) | 半導体集積回路装置の配線構造体 | |
| JPH0474278A (ja) | 半導体集積回路装置の配置方法 | |
| JPS62273751A (ja) | 集積回路 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPH11111859A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS61174746A (ja) | 半導体集積回路装置 | |
| JPH02248049A (ja) | 半導体集積回路 | |
| JPS61287243A (ja) | 半導体集積回路装置 | |
| JPH03105972A (ja) | 半導体集積回路の製造方法及び半導体装置 | |
| JP2001298086A (ja) | 自動配置配線のセル配置方法 |