JPH03246966A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法

Info

Publication number
JPH03246966A
JPH03246966A JP2042431A JP4243190A JPH03246966A JP H03246966 A JPH03246966 A JP H03246966A JP 2042431 A JP2042431 A JP 2042431A JP 4243190 A JP4243190 A JP 4243190A JP H03246966 A JPH03246966 A JP H03246966A
Authority
JP
Japan
Prior art keywords
layer
forming
bit line
groove
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2042431A
Other languages
English (en)
Other versions
JPH0821689B2 (ja
Inventor
Tadashi Yamamoto
忠 山本
Shizuo Sawada
澤田　静雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2042431A priority Critical patent/JPH0821689B2/ja
Priority to KR1019910002889A priority patent/KR940005886B1/ko
Priority to EP91102827A priority patent/EP0444615B1/en
Priority to DE69118737T priority patent/DE69118737T2/de
Publication of JPH03246966A publication Critical patent/JPH03246966A/ja
Priority to US08/020,444 priority patent/US5410169A/en
Publication of JPH0821689B2 publication Critical patent/JPH0821689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分封） この発明は、半導体記憶装置に係わりミ特に、ダイナミ
ック・ランダム・アクセスゆメモリ（以下、ＤＲＡＭと
称す）の構造およびその製造方法に関する。
（従来の技術） １トランジスタと１キヤパシタによってメモリセルが構
成されるＤＲＡＭは、微細加工技術の進歩により、高集
積化、大容量化が急速に進められている。このＤＲＡＭ
において、キャパシタの容量を増加する方法として、積
層型キャパシタセル構造が知られている。
第８図は、従来の積層型キャパシタセルのビット線方向
の断面を示すものである。
この積層型キャパシタセルは、Ｐ型シリコン基板５０１
に選択酸化によって素子分離領域としてのフィールド酸
化膜５０２を形成する。この後、ゲート酸化膜５０３、
ゲート電極５０４、ソースドレイン拡散領域５０５を形
成してトランスファ・トランジスタを形成する。さらに
、これらの上に層間絶縁膜５０６を堆積し、この層間絶
縁膜５０６に形成したコンタクト孔５０７に、リンドー
プポリＳｉによって例えば膜厚３０００人のストレージ
・ノード５０８を形成する。このストレージ・ノード５
０８とソース・ドレイン拡散領域５０５とを導通させる
ため、通常はリンを基板５０１とストレージ・ノード５
０８に例えばｌＸ１０１６ｃｍ−２程度イオン注入する
。
続いて、ストレージΦノード５０８等の上にキャパシタ
絶縁膜５０９を介在して、リンドープポリＳｉにより例
えば膜厚３０００人のキャパシタ電極５１０を形成し、
積層型キャパシタを形成する。この後、これらの上に層
間絶縁膜５１１を堆積し、この層間絶縁膜５１１および
層間絶縁膜５０６を貫通するコンタクト孔５１２を形成
する。
このコンタクト孔５１２を介してソース・ドレイン拡散
領域５０５に接続されるビット線を、例えばモリブデン
シリサイド膜５１３によって形成する。
このような製造工程によって、ＤＲＡＭセルか構成され
る。
（発明が解決しようとする課題） 上記積層型キャパシタを有するＤＲＡＭは、高集積化す
るに際して次の問題点を有している。
すなわち、トランスファ・トランジスタを形成し、積層
型キャパシタを形成した後にコンタクト孔を形成してビ
ット線をトランスファ・トランジスタのソース・ドレイ
ン拡散領域５０５に接続しているため、深いコンタクト
孔が必要となり、ビット線の段差が大きくなるものであ
った。
この発明は、上記従来の半導体装置が有する課題を解決
するものであり、平坦で一層の高集積化に適したメモリ
・セルを有する半導体装置を提供しようとするものであ
る。
［発明の構成コ （課題を解決するための手段） この発明は上記課題を解決するため、半導体基体内にビ
ット線を埋設している。
さらに、半導体基体内で、トランジスタのチャネルが形
成される半導体基体面より低い位置にビット線の最底面
を形成している。
前記ビット線は絶縁膜によって囲まれている。
前記ビット線は半導体基体内に形成された溝の内部に設
けられ、溝の側面にはビット線とトランジスタとを接続
するための開口部が設けられている。
さらに、前記ビット線は前記開口部を介在することなく
、導電層によってトランジスタと接続してもよい。
また、この発明の半導体記恒装置の製造方法は、半導体
基板に溝を形成づる工程と、 前記溝の内面に絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
の位置に開口部を形成する工程と、前記溝内に導電性の
第２の層を形成する工程と、前記第２の層上に絶縁性の
第３の層を形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
極を形成する工程と、 前記制御電極をマスクとして、イオン注入してトランジ
スタの入出力領域を形成する工程と、前記入出力領域の
いずれか一方に接してキャパシタを形成する工程と、 によって構成されている。
さらに、この発明の製造方法は、 半導体基板に溝を形成する工程と、 前記溝の内面に絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
の位置に開口部を形成する工程と、前記溝内に導電性の
第２の層を形成する工程と、前記第２の層上に絶縁性の
第３の層を形成する工程と、 前記半導体基板内にキャパシタを形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
極を形成する工程と、 前記制御電極をマスクとしてイオン注入し、一方が前記
キャパシタに接続される前記トランジスタの入出力領域
を形成する工程と、 によって構成されている。
さらに、この発明の製造方法は、半導体基板内にキャパ
シタを形成する工程と、 前記半導体基板に溝を形成する工程と、前記溝の内面に
絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
の位置に開口部を形成する工程と、前記溝内に導電性の
第２の層を形成する工程と前記第２の層上に絶縁性の第
３の層を形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
極を形成する工程と、 前記制御電極をマスクとしてイオン注入し、方が前記キ
ャパシタに接続される前記トランジスタの入出力領域を
形成する工程と、 ニヨって構成されている。
（作用） すなわち、この発明は、ビット線を半導体基板の内部に
埋設することによって、セル構造を平坦化することがで
きるため、従来に比べてビット線のコンタクトが容易と
なるものである。
（実施例） 以下、この発明の実施例について図面を参照して説明す
る。
第１図は、この発明の第１の実施例を示すものであり、
同図（ａ）乃至（ｄ）は、１トランジスタと１キヤパシ
タによって構成されたメモリセルの構造を示すものであ
り、第２図（ａ）乃至（ｄ）はその製造工程を示すもの
である。
先ず、例えばＰ型の半導体基板１０１の表面に素子分離
用のフィールド酸化膜１０２を所定間隔あけて形成する
（第２図（ａ））。
次に、半導体基板１０１に溝１０３を形成し、この後、
熱酸化によって溝１０３の内面に、例えば５００λ程度
の酸化膜１０４を形成する（第１図（ｃ）　（ｄ）　）
。
次に、フォトレジストをマスクとして、前記溝１０３の
内面に酸化膜１０４をエツチングして、開口部１０５を
形成する。この開口部１０５を介して斜めにイオンを注
入することにより、開口部１０５から露出した半導体基
板１０１に、ヒ素を例えば１×１０１１０１５０Ｉ程度
打ち込み、ｎ型拡散層１０１ａを形成する（第１図（Ｃ
））。
次に、半導体基板１０１の全面に導電体膜、例えばリン
ドープポリＳｉを堆積し、溝１０３が埋まるように例え
ばＲＩＥによってエッチバックして、ビット線１０６を
形成する（第２図（ｂ））。
次に、露出したビット線１０６の上面に熱酸化によって
酸化膜１０７を形成する。このとき同時に前記開口部１
０５はビット線１０６によって埋められ、ビット線１０
６は前記ｎ型拡散層１０１ａと接続される。
次に、隣合うフィールド酸化膜１０２．１０２と溝１０
３で囲まれた素子領域上に熱酸化によって、例えば１０
０λ程度のゲート酸化膜１０ｇを形成し、続いて導電体
膜、例えばリンドープポリＳｉを２００００００λ程し
、パターニングしてトランスファ・トランジスタのゲー
ト電極１０９を形成する（第１図（ｂ）、第２図（Ｃ）
）。
この後、ゲート電極１０９の両側に位置する半導体基板
１０１に、例えばヒ素イオンをＩ　Ｘ　１０　”ｃｔａ
−２程度打込み、このトランジスタのソース、ドレイン
としてのｎ型拡散層１１６を形成する。
次に、これらの上にＣＶＤ法により、絶縁膜、例えばＳ
ｉＯ□１１０を堆積し、続いてフォトマスクを使用して
、前記ゲート電極１０９の外側に位置するｎ型拡散層１
１６上に、例えばＲＩＥにより、コントクト孔１１１を
形成する。
次に、前記５ｉ０２１１０、コントクト孔１１１上に導
電体膜、例えばリンドープポリＳｉを堆積し、パターニ
ングしてストレージ・ノード１１２を形成する（第２図
（ｄ））。
次に、前記ストレージ・ノード１１２等の上にキャパシ
タ誘電膜として、例えばＳｉＮｘあるいはＳｉＯ２の複
合膜１１３を、ＳｉＯ２換算で５０人程度形成し、続い
てプレート電極１１４として例えばリンドープポリＳｉ
を堆積する。
この後、プレート電極１１４上に図示せぬ層間絶縁膜を
形成し、フォトレジストをマスクとしてコンタクト孔を
形成した後、Ａ、９配線を形成して完成する。
上記実施例によれば、ビット線１０６をトランジスタや
キャパシタより先に形成しているため、ビット線とトラ
ンジスタの一方のｎ型拡散層１１６とのコンタクトが容
易となるものである。
また、ビット線が半導体基板１０１内に埋設されている
ため、セルを容易に平坦化することができ、高集積化が
可能なものである。
第３図は、この発明の第２の実施例を示すものであり、
第１図と同一部分には同一符号を付し、異なる部分につ
いてのみ説明する。
第１の実施例においては、ビット線１０６とトランジス
タの一方のｎ型拡散層１１６とを溝１０３に形成された
開口部１０５を介して接続したが、この実施例では、溝
１０３に開口部１０５を形成せずにこれらを接続する。
すなわち、この実施例では、ビット線１０６とトランジ
スタの一方のｎ型拡散層１１６とを、酸化膜１０４を跨
いて形成される例えばリンドープポリ５ｉｌ１５によっ
て接続する。
このような構成としても、上記実施例と同様の効果を得
ることができる。
次に、この発明の第３の実施例について第４図を用いて
説明する。
上記両実施例においては、半導体基板内にトランジスタ
およびビット線を形成したか、この実施例においては、
半導体基板内にビット線に加えてキャパシタも形成する
。
すなわち、第４図において、Ｐ型半導体基板２０１の表
面に素子分離用のフィールド酸化膜２０２を所定間隔あ
けて形成する（同図（ａ））。
次に、半導体基板２０１に溝２０３を形成し、この後、
溝２０３の内面に熱酸化によって、例えば５００人程堆
積酸化膜２０４を形成する（同図（ｃ）（ｄ））。
次に、フォトレジストをマスクとして、前記溝２０３の
内面に酸化膜２０４をエツチングして、開口部２０５を
形成する。この開口部２０５を介して斜めにイオンを注
入することにより、開口部２０５から露出した半導体基
板２０１に、ヒ素を例えばＩ　Ｘ　１０１５ｃ＋ａ−２
程度打ち込み、ｎ型拡散層２０１ａを形成する。
次に、半導体基板２０１の全面に導電体膜、例えばリン
ドープポリＳｉを堆積し、溝２０３が埋まるように例え
ばＲＩＥによってエッチバックして、ビット線２０６を
形成する。
次に、露出したビット線２０６の上面に、熱酸化によっ
て酸化膜２０７を形成する。このとき同時に前記開口部
２０５はビット線２０６によって埋められ、ビット線２
０６は前記ｎ型拡散層２０１ａと接続される。
次に、隣合うフィールド酸化膜２０２．２０２と溝２０
３で囲まれた素子領域上にフォトレジストをマスクとし
て例えば１０μ腸程度の孔２０８をＲＩＥによって形成
し、例えばヒ素イオンを１　Ｘ　１０　”ｃ＋ａ−２程
度打込むことにより、孔２０８の内面にｎ型拡散層２０
８ａを形成する（同図（ｂ））。
次に、キャパシタ誘電膜として、例えば５ｉｎ２とＳｉ
Ｎｘおよび５ＩＯ２とからなる複合膜２０９を、例えば
５ｉ０２換算で９０人程度形成し、続いて例えばリンド
ープポリＳｉを堆積した後、フォトレジストをマスクと
してパターニングしてプレート電極２１０を形成する。
この後、熱酸化を行うことにより、プレート電極２１０
上に層間絶縁膜２１１を形成する。
さらに、溝２０３とプレート電極２１０によって囲まれ
た素子領域上に熱酸化により、例えば１００人程鹿のゲ
ート酸化膜２１２を形成し、続いて導電体膜、例えばリ
ンドープポリＳｊを２０００人程度堆積した後パターニ
ングしてトランスファ・トランジスタのゲート電極２１
３を形成する。この後、例えばヒ素イオンを半導体基板
２０１に例えばｌＸｌ０”Ｃｍ２程度打込むことによっ
て、このトランジスタのソース、ドレインとしてのｎ型
拡散層２１４を形成する。
この後、層間絶縁膜を形成し、フォトレジストをマスク
としてコンタクト孔を形成した後、Ａｊ７配線を形成し
て完成する。
上記第３の実施例によっても、ビット線を半導体基板内
に形成しているため、ビット線とトランジスタの一方の
ｎ型拡散層２１４とのコンタクトが容易となるものであ
る。しかも、セル内を平坦化することか可能であるため
、容易に高集積化することかできる。
次に、この発明の第４の実施例について、第５図を参照
して説明する。
上記第３の実施例においては、半導体基板内にビット線
２０６とキャパシタを構成するｎ型拡散層２０８ａ、複
合膜２０９、プレート電極２１０を形成したが、この実
施例においては、半導体基板内にビット線およびキャパ
シタを構成するノドと絶縁膜を形成する。
すなわち、第５図において、Ｐ型の半導体基板３０１の
表面に素子分離用のフィールド酸化膜３０２を所定間隔
あけて形成する。
次に、フィールド酸化膜３０２と素子領域上の任意の位
置にフォトレジストをマスクとして例えば１０μｍ程度
の孔３０３をＲＩＥにより形成し、熱酸化により孔３０
３の側面に、キャパシタ誘電膜として例えば１００人の
酸化膜３０４を形成する（同図（ｂ））。
続いて、フォトレジストをマスクとしてこの酸化膜３０
４の一部を選択的にエツチングして、開口部３０５を形
成し、フォトレジストを除去した後、開口部３０５を介
して斜めにイオンを注入することにより、開口部３０５
から露出した半導体基板３０１に、ヒ素を例えばｌＸ１
０１５０Ｉ１１−２程度打ち込み、ｎ型拡散層３０１ａ
を形成する。この後、孔３０３内に導電体膜、例えばリ
ンドープポリＳｉを堆積し、例えばＲＩＨによりエッチ
バックして、ストレージ・ノード３０６を形成する。
次に、熱酸化によって、露出した前記ストレージ・ノー
ド３０６の上面に酸化膜３０７を形成する。このとき、
開口部３０５を介して、ストレージ・ノード３０６はｎ
型拡散層３０１ａに接続される。
次に、半導体基板３０１に所定間隔あけて溝３０８を形
成した後、熱酸化によって溝３０８の内面に例えば５０
０λ程度の酸化膜３０９を形成する（同図（Ｃ））。
次に、フォトレジストをマスクとして、前記酸化膜３０
９の一部をエツチングしてビット線を接続するための開
口部３１０を形成する。この開口部３１０を介して斜め
にイオンを注入することにより、開口部３１０から露出
した半導体基板３０１に、ヒ素を例えばＩ　Ｘ　１０１
５ｃｒＡ−２程度打ち込み、ｎ型拡散層３０１ｂを形成
する。
この後、半導体基板３０１の全面に導電体膜、例えばリ
ンドープポリＳｔを堆積し、溝３０８が埋まるように、
例えばＲＩＥによりエッチバックして、ビット線３１１
を形成する。
さらに、熱酸化することによって露出したビット線３１
１の上面に酸化膜３１２を形成する。このとき、ビット
線３１１は開口部３１０を介してｎ型拡散層３０１ｂと
接続される。
次に、フィールド酸化膜３０２と溝３０８によって囲ま
れた素子領域上に、熱酸化によって、例えば１００λ程
度のゲート酸化膜３１３を形成し、この上に導電体膜、
例えばリンドープポリＳ１を２００００００λ程し、こ
れをパターニングしてトランスファ・トランジスタのゲ
ート電極３１４を形成する。この後、例えばヒ素イオン
を基板３０１に、例えば１×１０１５ｃＩＩｌ−２程度
打込むことにより、トランジスタのソース、ドレインと
してのｎ型拡散層３１５を形成する。
この後、図示せぬ層間絶縁膜を形成し、フォトレジスト
をマスクとしてコンタクト孔を形成した後、ＡＩ配線を
形成して完成する。
次に、この発明の第５の実施例について、第６図を参照
して説明する。この実施例は第１の実施例とＤＲＡＭの
セル配列が相違するのみであり、セル内の構成は、第１
の実施例と同一である。したがって、第１図と同一部分
には、同一符号を付す。
すなわち、この実施例においては、隣接するビット線の
それぞれのビット線コンタクトがビット線の長手方向に
ほぼ１／２ｎ　（例えば１／４）ピッチずれているのみ
てあり、素子領域のパターンは同一の向きとされている
。
第７図は、所謂フォールデッド・ビット線方式のセル配
列パターンの一部を示すものである。
すなわち、平行に配列された複数のビット線４０６の、
両端にはビット線センスアンプ４０７．４０８が接続さ
れている。、すなわち、これらセンスアンプ４０７．４
０８は、それぞれ偶数番目あるいは奇数番目の１本のビ
ット線を介して、隣り合う２本のビット線が相補的な一
対となって１個のビット線センスアンプ４０７．４０８
に接続されている。
各ビット線４０６は、それぞれの長さ方向に一部ピッチ
でトランスファ・トランジスタのドレイン（あるいはソ
ース）とのコンタクト４０５を有している。この場合、
任意のビット線コンタクトの位置に対して、隣のビット
線コンタクトの位置は、ビット線の長子方向に１／４ピ
ツチずれている。
１／６図（ａ）は、第７図のセル配列パターンの一部を
詳細に示している。ビット線群とワード線群とは、交差
する向きて形成され、任意の２本のビット線および隣り
合う任意の２本のワード線をそれぞれ横切るようにトラ
ンスファ・トランジスタ２個分の素子領域が形成されて
いる。また、各ビット線は、それぞれの長子方向に一部
ピッチＰ毎に素子領域と交差する部分で２個のトランス
ファ・トランジスタにそれぞれ対応してキャパシタが接
続され、１トランジスタ、１キヤパシタ構成のＤＲＡＭ
が１素子領域当たり２個構成されている。
ここで、順次隣り合う複数本のビット線に注目すると、
あるビット線コンタクトの位置に対して、このビット線
に順次隣り合うビット線のそれぞれのビット線コンタク
トの位置は、ビット線の長手方向に順次はぼ１／４ピツ
チづつずれている。
尚、この発明は上記実施例に限定されるものではなく、
要旨を変えない範囲において種々変形実施可能なことは
勿論である。
［発明の効果］ 以上、詳述したようにこの発明によれば、ビット線を半
導体基板の内部に埋設することにより、セル構造を平坦
化することができるため、従来に比べてビット線のコン
タクトを容易とすることが可能な半導体記憶装置および
その製造方法を提供できる。
【図面の簡単な説明】
第１図はこの発明の第１の実施例を示すものであり、同
図（ａ）は一部切除した平面図、同図（ｂ）は同図（ａ
）のＡ−Ａ線に沿った断面図、同図（ｃ）は同図（ａ）
のＢ−Ｂ線に沿った断面図、同図（ｄ）は同図（ａ）の
Ｃ−Ｃ線に沿った断面図、第２図は第１図の製造工程を
示す斜視図、第３図はこの発明の第２の実施例を示すも
のであり要部の断面図、第４図はこの発明の第３の実施
例を示すものであり、同図（ａ）は一部切除した平面図
、同図（ｂ）は同図（ａ）のＤ−Ｄ線に沿った断面図、
同図（ｃ）は同図（ａ、）のＥ−Ｅ線に沿った断面図、
同図（ｄ）は同図（ａ）のＦ−Ｆ線に沿った断面図、第
５図はこの発明の第４の実施例を示すものであり、同図
（ａ）は一部切除した平面図、同図（ｂ）は同図（ａ）
のＧ−Ｇ線に沿った断面図、同図（ｃ）は同図（ａ）の
Ｈ−Ｈ線に沿った断面図、同図（ｄ）は同図（ａ）の１
−１線に沿った断面図、第６図はこの発明の第５の実施
例を示すものであり、同図（ａ）は一部切除した平面図
、同図（ｂ）は同図（ａ）のＪ−Ｊ線に沿った断面図、
同図（ｃ）は同図（ａ）のに−に線に沿った断面図、第
７図は第６図のセル、の配列を説明するために示す図、
第８図は従来のＤＲＡＭの構成を示す断面図である。 １０１．２０１．３０１・・・半導体基板、１０２．２
０２．３０２・・・フィールド酸化膜、１０３．２０３
．３０８、・・・溝、１０５．２０５．３１０・・・開
口部、１０４．１０７．２０４．２０７．３０７．３０
９．３１２・・・酸化膜、１０６．２０６．３１１・・
・ビット線、１０８．２１２、３１３・・・ゲート酸化
膜、１０９．２１３．３１４・・・ゲート電極、１１６
．２１４．３１５・・・ソース、ドレイン、１１０・・
・絶縁膜、１１２．３０６・・・ストレージ争ノード、
１１３．２０９．３０４・・・キャパシタ誘電膜、１１
４．２１０・・・プレート電極。

Claims (8)

    【特許請求の範囲】
  1. （１）ビット線にトランジスタを介してキャパシタが接
    続された半導体記憶装置において、半導体基体内に前記
    ビット線を埋設したことを特徴とする半導体記憶装置。
  2. （２）ビット線にトランジスタを介してキャパシタが接
    続された半導体記憶装置において、半導体基体内で、前
    記トランジスタのチャネルが形成される半導体基体面よ
    り低い位置に前記ビット線の最底面を形成することを特
    徴とする半導体記憶装置。
  3. （３）前記ビット線は絶縁膜によって囲まれていること
    を特徴とする請求項（１）または（２）記載の半導体記
    憶装置。
  4. （４）前記ビット線は半導体基体内に形成された溝の内
    部に設けられ、前記溝の側面には前記ビット線とトラン
    ジスタとを接続するための開口部が設けられていること
    を特徴とする請求項（１）または（２）記載の半導体記
    憶装置。
  5. （５）前記ビット線とトランジスタを導電層によって接
    続したことを特徴とする請求項（１）記載の半導体記憶
    装置。
  6. （６）半導体基板に溝を形成する工程と、 前記溝の内面に絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
    の位置に開口部を形成する工程と、前記溝内に導電性の
    第２の層を形成する工程と、前記第２の層上に絶縁性の
    第３の層を形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
    と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
    極を形成する工程と、 前記制御電極をマスクとして、イオン注入しトランジス
    タの入出力領域を形成する工程と、前記入出力領域のい
    ずれか一方に接してキャパシタを形成する工程と、 を具備したことを特徴とする半導体記憶装置の製造方法
    。
  7. （７）半導体基板に溝を形成する工程と、 前記溝の内面に絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
    の位置に開口部を形成する工程と、前記溝内に導電性の
    第２の層を形成する工程と、前記第２の層上に絶縁性の
    第３の層を形成する工程と、 前記半導体基板内にキャパシタを形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
    と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
    極を形成する工程と、 前記制御電極をマスクとしてイオン注入し、一方が前記
    キャパシタに接続される前記トランジスタの入出力領域
    を形成する工程と、 を具備したことを特徴とする半導体記憶装置の製造方法
    。
  8. （８）半導体基板内にキャパシタを形成する工程と、 前記半導体基板に溝を形成する工程と、 前記溝の内面に絶縁性の第１の層を形成する工程と、 前記第１の層をパターニングして、前記溝の内面の所定
    の位置に開口部を形成する工程と、前記溝内に導電性の
    第２の層を形成する工程と、前記第２の層上に絶縁性の
    第３の層を形成する工程と、 前記半導体基板全面に絶縁性の第４の層を形成する工程
    と、 前記第４の層上に導電性の第５の層を形成する工程と、 前記第５の層をパターニングしてトランジスタの制御電
    極を形成する工程と、 前記制御電極をマスクとしてイオン注入し、一方が前記
    キャパシタに接続される前記トランジスタの入出力領域
    を形成する工程と、 を具備したことを特徴とする半導体記憶装置の製造方法
    。
JP2042431A 1990-02-26 1990-02-26 半導体記憶装置およびその製造方法 Expired - Fee Related JPH0821689B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2042431A JPH0821689B2 (ja) 1990-02-26 1990-02-26 半導体記憶装置およびその製造方法
KR1019910002889A KR940005886B1 (ko) 1990-02-26 1991-02-22 반도체기억장치 및 그 제조방법
EP91102827A EP0444615B1 (en) 1990-02-26 1991-02-26 Dynamic random access memory having bit lines buried in semiconductor substrate
DE69118737T DE69118737T2 (de) 1990-02-26 1991-02-26 Dynamische Speicheranordnung mit wahlfreiem Zugriff mit Bitleitungen, die im Substrat vergraben sind
US08/020,444 US5410169A (en) 1990-02-26 1993-02-22 Dynamic random access memory having bit lines buried in semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042431A JPH0821689B2 (ja) 1990-02-26 1990-02-26 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03246966A true JPH03246966A (ja) 1991-11-05
JPH0821689B2 JPH0821689B2 (ja) 1996-03-04

Family

ID=12635880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042431A Expired - Fee Related JPH0821689B2 (ja) 1990-02-26 1990-02-26 半導体記憶装置およびその製造方法

Country Status (5)

Country Link
US (1) US5410169A (ja)
EP (1) EP0444615B1 (ja)
JP (1) JPH0821689B2 (ja)
KR (1) KR940005886B1 (ja)
DE (1) DE69118737T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202024A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体集積回路装置の製造方法
JPH09219500A (ja) * 1996-02-07 1997-08-19 Taiwan Moshii Denshi Kofun Yugenkoshi 高密度メモリ構造及びその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492853A (en) * 1994-03-11 1996-02-20 Micron Semiconductor, Inc. Method of forming a contact using a trench and an insulation layer during the formation of a semiconductor device
US5497017A (en) * 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US5684314A (en) * 1996-03-18 1997-11-04 Kenney; Donald M. Trench capacitor precharge structure and leakage shield
US5854128A (en) * 1996-04-29 1998-12-29 Micron Technology, Inc. Method for reducing capacitive coupling between conductive lines
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
EP0924766B1 (de) * 1997-12-17 2008-02-20 Qimonda AG Speicherzellenanordnung und Verfahren zu deren Herstellung
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6304483B1 (en) 1998-02-24 2001-10-16 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6043527A (en) * 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6025261A (en) 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) * 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
DE19911149C1 (de) * 1999-03-12 2000-05-18 Siemens Ag Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
WO2000077848A1 (en) * 1999-06-10 2000-12-21 Infineon Technologies North America Corp. Self-aligned buried strap for vertical transistors in semiconductor memories
US6911687B1 (en) * 2000-06-21 2005-06-28 Infineon Technologies Ag Buried bit line-field isolation defined active semiconductor areas
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6624515B1 (en) 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158868A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
JPS63263758A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体メモリ
JPH01257364A (ja) * 1988-04-07 1989-10-13 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811067A (en) * 1986-05-02 1989-03-07 International Business Machines Corporation High density vertically structured memory
JPS63300550A (ja) * 1987-05-29 1988-12-07 Nec Corp 半導体記憶装置
JPS6411360A (en) * 1987-07-06 1989-01-13 Hitachi Ltd Semiconductor memory device
JPS6442167A (en) * 1987-08-08 1989-02-14 Mitsubishi Electric Corp Semiconductor memory device
US4912535A (en) * 1987-08-08 1990-03-27 Mitsubishi Denki Kabushiki Kaisha Trench type semiconductor memory device having side wall contact
JPH0824167B2 (ja) * 1987-12-02 1996-03-06 三菱電機株式会社 半導体記憶装置
JP2530175B2 (ja) * 1987-09-09 1996-09-04 富士通株式会社 半導体記憶装置の製造方法
JPH01160047A (ja) * 1987-12-16 1989-06-22 Fujitsu Ltd 半導体記憶装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158868A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
JPS63263758A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体メモリ
JPH01257364A (ja) * 1988-04-07 1989-10-13 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202024A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体集積回路装置の製造方法
JPH09219500A (ja) * 1996-02-07 1997-08-19 Taiwan Moshii Denshi Kofun Yugenkoshi 高密度メモリ構造及びその製造方法

Also Published As

Publication number Publication date
EP0444615A1 (en) 1991-09-04
JPH0821689B2 (ja) 1996-03-04
DE69118737D1 (de) 1996-05-23
US5410169A (en) 1995-04-25
KR920000142A (ko) 1992-01-10
KR940005886B1 (ko) 1994-06-24
DE69118737T2 (de) 1996-09-26
EP0444615B1 (en) 1996-04-17

Similar Documents

Publication Publication Date Title
JPH03246966A (ja) 半導体記憶装置およびその製造方法
US5808365A (en) Semiconductor device and method of manufacturing the same
US5497017A (en) Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US5049957A (en) MOS type dynamic random access memory
JP2875588B2 (ja) 半導体装置の製造方法
JPH0316171A (ja) 半導体装置の製造方法
US6060350A (en) Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same
KR100282704B1 (ko) 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device)
JPH04234166A (ja) 半導体集積回路装置
JPH03173174A (ja) 半導体記憶装置
JP3355511B2 (ja) 半導体装置の製造方法
KR100325471B1 (ko) 디램의 제조 방법
JPH0423467A (ja) 半導体記憶装置の製造方法
KR930004985B1 (ko) 스택구조의 d램셀과 그 제조방법
JPH06209088A (ja) 半導体記憶装置及びその製造方法
JP2572864B2 (ja) 半導体装置の製造方法
JPS63197368A (ja) 半導体装置とその製造方法
JP3137401B2 (ja) 半導体記憶装置およびその製造方法
JPH01119053A (ja) 半導体メモリ装置
JP3067316B2 (ja) 半導体メモリセルの形成方法
JP3120633B2 (ja) 半導体記憶装置とその製造方法
JP2841991B2 (ja) 半導体記憶装置
JP2918645B2 (ja) 半導体記憶装置の製造方法
KR100390041B1 (ko) 디램 메모리 셀의 제조방법
JP2827723B2 (ja) 半導体メモリセルの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees