JPH03246596A - ビットマップディスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はワープロ、パーソナルコンピュータ、データ端
末等に使用するビットマツプディスプレイ制御装置に関
する。

従来の技術 従来、この種のビットマツプディスプレイ制御装置は、
ラスタスキャンの順にビデオメモリのアドレスを割りつ
け、この順に表示コントローラがビデオメモリをアクセ
スし、そのビデオメモリの内容に従ってリフレッシュ表
示を行なっている。

また、中央処理装置（以下、ＣＰＵという）から見たア
ドレスも上記の通りとなっている。

第４図は従来のビットマツプディスプレイ制御装置の構
成を示している。第４図において、表示コントローラ１
は、ラスタスキャン方式の表示内容を記憶したビデオメ
モリ２にこのラスタスキャンの順に書き込み用のアドレ
スａ、を発生し、ビデオメモリ２はこの順に表示データ
ｄ３を出力する。

また、ＣＰＵ３は、上記ラスタスキャンの順に固定的に
アドレス割付けされたビデオメモリ２のデータをデータ
ｄ、に必要に応じてアドレスａ。

でアクセスして書き替える。

第５図は従来のビットマンプディスプレイ制名装！のビ
デオメモリ２のアドレス配置を示す一七である。第５図
の例は、横方向に１０２４ドツトスミヤン（走査）し、
縦方向に５１２ドツトスキャン棒繰り返す（５１２本の
走査線を持つ）ビットマツ：デイスプレィ制御装置に適
用した例であり、横ブ向８ドツト（８ビツト）単位にバ
イトアドレス力順に割付けられており、第５図の中の数
字は、（のアドレスを示している。

横方向、縦方向のドツト数は、ビットマツプライスプレ
イ制御装置により様々であるが、アトしスの割付は順序
は、第５図のようにラスタスキ÷ン順に並んでいるもの
が従来のビットマツプディスプレイ制御装置として一般
的である。

発明が解決しようとする課題 しかしながら、上記従来のビットマツプディスプレイ制
御装置では、ビデオメモリ２のアドレスが固定している
ため、ＣＰＵ３からビデオメモリ２にデータを書き込む
時、このデータの内容によっては、アドレス変換のため
の計真をプログラムで行なう時に複雑になることがあり
、処理時間や、プログラム量が増大する場合がある問題
があった。

例えば、ＣＰＵ３のプログラムが第３図（ａ）に示すよ
うな横８ビツト、縦８ビツトの文字「ＡＪをキャラクタ
ジェネレータリード・オンリメモリの０番地から７番地
まで読み出し、第３図（ｂ）に示すビデオメモリ００番
地から１２８番地おきに８９４番地までの位置に書き込
もうとする場合、キャラクタジェネレータリード・オン
リメモリ側の読み出しは、連続した８バイトをアクセス
するが、ビデオメモリに書き込む時は、アドレスが連続
しないため、１バイトごとにプログラムによるアドレス
の加算演算を必要とする。

本発明はこのような従来の問題を解決するものであり、
ＣＰＵのプログラムにより、ビデオメモリにデータを書
き込む際に、データの内容により表示コントローラが発
生するラスタスキャン順のアドレスをプログラムの都合
で任意に変換でき、ＣＰＵのプログラムの負担を軽減で
きる優れたビットマツプディスプレイ制御装置を提供す
ることを目的とするものである。

課題を解決するための手段 本発明は上記目的を達成するため、表示コントローラの
発生するラスタスキャン順のアドレスをビデオメモリに
書き込むデータ内容によってＣＰＵからビデオメモリを
アクセスするアドレスに対する変換データを書き込み、
このＣＰＵからのアドレスに対する変換アドレスとして
ビデオメモリに出力するアドレス変換装置を設け、ＣＰ
Ｕのプログラムの負担を軽減するように構成したもので
ある。

作用 したがって、本発明によれば、ＣＰＵからビデオメモリ
をアクセスするアドレスをアドレス変換装置でアドレス
変換してビデオメモリをアクセスするから、ＣＰＵのプ
ログラムによりビデオメモリにデータを書き込むとき、
その書き込むデータの内容により、ＣＰＵのプログラム
上、最も都合よくビデオメモリアドレスをアクセスでき
るという作用を有する。

実施例 第１図は、本発明の一実施例の構成を示すものである。

第１図において、１はラスタスキャン方式の表示内容を
記憶したビデオメモリ２にラスタスキャン順にこのビデ
オメモリ２をアクセスするアドレス信号ａ８を発生する
表示コントローラである。

ｄ、はこの表示コントローラ１がビデオメモリ２をアク
セスするとビデオメモリ２から出力される表示データで
ある。

また、３はストアドプログラム方式のＣＰＵであり、ビ
デオメモリ２に書き込むためのデータｄ。

を出力する。

４は、アドレス変換装置であり、その構成内容はランダ
ムアクセスメモリである。このアドレス変換装置４は、
ＣＰＵ３があらかじめビデオメモＩ７２をアクセスする
時のＣＰＵ３から出力されるアドレスａ、に対する変換
アドレスデータｄ、を書き込んでおき、このアドレスａ
１に対しアドレス変換装置４はビデオメモリ２をアクセ
スする時にアドレスａ、を変換アドレスとして出力して
ビデオメモリ２をアクセスするようになっている。

第２図はアドレス変換装置４がＣＰＵ３から出力される
アドレスａ、の指定に基づき、「０」番地から「７」番
地にＣＰＵ３から出力される変換アドレスデータｄ３を
書き込む内容を示す。

また、第３図（ａ）は図示しないキャラクタジェネレー
タリード・オンリメモリの「０」番地から「７」番地ま
で文字「Ａ」を読み出す場合の内容を示し、この第３図
（ａ）に示す読み出した内容を第３図（ｂ）に示すよう
に、ビデオメモリ２の「０」番地から１２８番地おきに
８９４番地のアドレスに書き込む内容を示す。

この第３図（ｂ）の「０」番地からｒ　８９４Ｊ番地は
第５図で示した横方向８ビツト単位にバイトアドレスが
割り付けられたビデオメモリ２のアドレスに対応してい
る。

次に、上記実施例の動作について説明する。上記実施例
において、表示コントローラ１はラスタスキャンの順に
ビデオメモリ２をアクセスするアドレスａ、を発生し、
ビデオメモリ２はこのラスタスキャンの順に表示データ
ｄｔを出力する。

またＣＰＵ３は上記ラスタスキャンの順に固定的に割り
付けされたビデオメモリ２のデータをデータｄ１に書き
替える０以上までの動作は第４図で示した従来例の動作
と同じである。

次に、アドレス変換装置４の動作について説明する。Ｃ
ＰＵ３のプログラムにより、ビデオメモリ２ヘデータを
書き込む際に、その書き込むデータの内容により表示コ
ントローラ１が発生するラスタスキャン順のアドレスを
ＣＰＵ３のプログラムの都合で任意に変換できるように
、アドレス変換装置４はＣＰＵ３からアクセスするアド
レスａ１をアドレスａ、に変換する。

この場合、ＣＰＵ３はあらかじめ、変換アドレスデータ
ｄ、を書き込む。

この書き込みを行う際に第２図に示すように、ｒＱＪ番
地から「７」番地にビデオメモリ２のアドレスに対応す
るように、アドレス変換装置４に書き込んでおく。

このような前処理を行うことにより、ＣＰＵ３が第３図
（ａ）に示すような横８ビツト、縦８ビツトの文字（例
えば「Ａ」）をキャラクタジェネレータメモリの「０」
番地から「７」番地まで読み出して、第３図（ｂ）に示
ようなビデオメモリ２の「０」番地からｒ　１２８Ｊ番
地おきにｒ　８９４Ｊ番地までの位置に書き込むときに
、アドレス変換装置４からビデオメモリ２に出力するア
ドレスａ３により、ビデオメモリ２には、「０」番地か
ら「７」番地までの連続アドレスをアクセスすることが
できる。

すなわち、ＣＰＵ２のキャラクタジェネレータリード・
オンリメモリの「０」番地から「７」番地まで読み出し
て、ビデオメモリ２の「０」番地から１２８番地おきに
８９４番地までの位置にデータｄ１を書き込むときに、
このキャラクタジェネレータリード・オンリメモリの読
み出しは連続した８バイトをアクセスし、また、ビデオ
メモリ２へに書き込みのときも「０」番地から「７」番
地までの連続したアドレスをアクセスすることができる
。

したがって、本実施例では、例えば文字とイメージデー
タを表示上のエリアを大きく分け、同時表示しようとす
る場合、文字部分は、上記実施例のような配置に、イメ
ージ部分はアドレス変換しない配置になるよう、上記ア
ドレス変換装置４を構成するランダムアクセスメモリに
書き込んでおくことができる。

また、文字の大きさの異なるものを同時に表示しようと
する場合も、それぞれの文字の大きさに合わせ、文字を
表示する位置に相当するアドレスを、上記アドレス変換
装置４で任意に都合よく変換することができる。

また、同一文字パターンやイメージを、同一表示画面上
の他の位置にコピーすることも、ビデオメモリ２でなく
、上記アドレス変換装置４のランダムアクセスメモリの
アクセスのみで可能である。

次に上記実施例をさらに、実際の画面表示例に近い具体
的として次に説明を加える。

表示画面の最上部に、８×８ドツト文字をｎ行分表示し
、その下に図形を描く画面を想定する（ビデオメモリ２
のアドレスは、第５図のものとする。）。

この場合、ＣＰＵ３のプログラムにとっては、文字部分
については、１文字単位で、文字パターンが連続アドレ
スで書き込めることが好ましく、図形部分については、
もとのビデオメモリ２のアドレスのままであることが好
ましい（好ましいとは、−ＩＩＩ的にプログラムを組む
上で、容易に分り易くかつ、アクセススピードをあげ易
いことを言っている。）。

本発明では、この好ましい状態を、前述のアドレス変換
装置４のランダムアクセスメモリの内容を都合良く書き
込むことにより、容易に実現可能である。

すなわち、ｎ行分の文字表示領域に対するビデオメモリ
２のアドレスについて、上記アドレス変換装置４のラン
ダムアクセスメモリの内容を、第２図の延長で考え、０
番地から順に１２８の整数倍を書き込んでおく。

文字領域以外のビデオメモリ２のアドレスについての上
記アドレス変換装置４のランダムアクセスメモリの内容
は、ビデオメモリのアドレスと同一内容を書き込む。

このように、本発明は、アドレス変換装置４のランダム
アクセスメモリの内容により、画面表示プログラムにと
って最も都合よく、ビデオメモリ２のアドレスの順序を
自由に変更できるものであり、任意のサイズの文字と、
図形やイメージを複雑に自由に合成表示するビットマツ
プディスプレイ制御装置にとって、容易なプログラミン
グ、高速な処理実現に有効である。

発明の効果 本発明は上記実施例より明らかなように、ＣＰＵのプロ
グラムによりビデオメモリにデータを書き込む際に、Ｃ
ＰＵがビデオメモリをアクセスするアドレスに対して、
アドレス変換装置で変換データを書き込み、このアドレ
スに対して変換アドレスをアドレス変換装置からビデオ
メモリに出力し、ＣＰＵのプログラムの都合で任意にア
ドレスを変換できるようにしたものであり、ＣＰＵのプ
ログラムの負担を軽減できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるビ・ントマツプディ
スプレイ制御装置のブロック図、第２図は同装置のアド
レス変換器におけるアドレスとメモリ内容の対応を示す
説明図、第３図（ａ）は、同装置のキャラクタジェネレ
ータから読み出したアドレスとその内容を示す説明図、
第３図（ハ）は第３図（萄のアドレスに対応するビデオ
メモリのアドレスと内容を示す説明図、第４図は従来の
ビ・ントマツプディスプレイ制御装置のブロック図、第
５図は従来のビットマツプディスプレイ制御装置におけ
るビデオメモリのアドレス配置を示す説明図である。 １・・・・・・中央処理装置（ＣＰＵ）、２・・・・・
・表示コントローラ、３・・・・・・ビデオメモリ、４
・・・・・・アドレス変換器。

Claims (1)

【特許請求の範囲】
1. ストアドプログラム方式の中央処理装置から任意にデー
   タを置き換えられ、ラスタスキャン方式の表示内容を記
   憶するためのビデオメモリと、上記ラスタスキャンに同
   期して、一定の順に上記ビデオメモリをアクセスする信
   号およびアドレスを発生する表示コントローラと、上記
   中央処理装置のプログラムにより上記ビデオメモリに上
   記中央処理装置がデータを書き込む際にそのデータの内
   容によりラスタスキャン順のアドレスを上記プログラム
   の都合で任意に変換して上記ビデオメモリをアクセスす
   るアドレスを発生するアドレス変換装置を備えたビット
   マップディスプレイ制御装置。