JPS60191349A - 表示メモリのアドレス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は１表示メモリのアドレス制（財）回路に関す
るもので２％にパターンデータ、文字データ等を画像Ｒ
ＡＭ（ランダムアクセスメモリ）に書き込み処理を行な
う回路として有効でおる。

Ｅ′発明の技術的背禁とその問題点〕 文字多重放送受信機には１画ｆｉ！　ＲＡ　Ｍが設けら
れ、伝送されて来た文字データ、パターンデータ等を蓄
積するのに利用される。この画像ＲＡＭに１フレ一ム分
のデータが誓き込まれると、このデータはテレビジョン
受ｆａ機の表示用同期他号に同期するように読み出され
る。

ここで、従来の画像ＲＡＭＪ（＋のアドレス構成は、第
１図に示すように設定され、１６進法により、テレビジ
ョン信号の配列順に従って番地が増加するように設定さ
れている。即ち。

Ｘｌ、Ｘ２・・・は水平方向アドレス、’（ｌ、Ｙ２・
・・は垂直方向ラインアドレスを示し、この場合はｒ０
０００Ｊ番地から始まる例をボしている。

またエリア１１は縦スクロールを行なう場合の補助エリ
アでちゃ、１２は栴クロールを行なう場合の補助エリア
である。このように、アドレスデータ値か水平方向へ増
加する方式（：とっているのは、テレビジョン他号の線
順次走査に対して、水平方向読み出しカウンタと垂直方
向読み出カウンタを順次カウントアツプすれば良いから
である。また、パターンデータ、ランレングスデータも
ｆｆＭ順次に対応して伝送されてくるので、水平方向へ
Ｊｌｌｆｆｉにデータを脣き込む方が便利である。

しかしながら１文字長１放送においては２文字のパター
ンデータを伝送する他１文字のコード信号を送ることも
考えられている。この場合は、コード信号に基づいて、
１つの文字のデータをキャラクタメモリから続み出し、
　ｎ１ｌｌ像ＲＡＭ１ＯＶＣ，誓き込む必要がある。こ
のような場合は。

Ｌ純に画像ＲＡＭＪＯのアドレス金史新して水平方向へ
データ誓き込みを行なったのでは１文字データは水平方
向へ分散し１表示画面には文字としてあられれなくなる
。このため従来は、文字データの１文字分が例えば縦２
４バイト。

横２バイトで１ブロツクであれは、水平方向へ２バイト
分瞥き込む毎に、そのアドレスに、ｌライフ分のアドレ
スデータから２バイト分のアドレスデータを減じたデー
タを加算してやり。

これを２３回〈ρかえしてやる必袂がある。″または、
縦方向へ走査して誓き込むには、初期アドレスデータに
１ライン分の基本データを２３回加え、これを水平方向
へインクリメントするために２バイト分行なわなければ
ならない。このように、従来のアドレス指定方法による
と。

コード信号が伝送されて米たときに、内部でバタ〒′ン
データを作り画像ＲＡＭ１０へ書き込む場合は、複雑な
アドレス位置計算が必要となシ、時間短縮を目的とした
コード伝送方式が損われる結果となっている。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもので、簡単な
手段によってｉ［！ＩＩ像ＲＡＭのアドレス指定順を縦
横何れにも自由に切替えることができ、データ誓き込み
速度を高速化し得る表示メモリのアドレス制細回路を提
供することを目的とする。

〔発明の概、要〕

この発明によれば、画像ＲｋＭ２６のアドレス指定端子
＜ａｎ〜ｍｙ）とｂｃ９Ｕ２２のアドレス指定ライン（
ＡＯ〜ＡＦ）間に接続形態を切替え得るアドレス変換器
２２を設け、上記の目的を達成できるようにしたもので
ある。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第２図において２１は例えは文字データ指定用のコード
信号発生部であり、文字長１放送受ＩＭｆｔＢのデータ
復媚部でもよい。ここからのコード信号は、中央演算処
理袋ｒｌＩｒ（以下ｅＰ４Ｊと言う）２２によって解読
される。ＣＰＵ２２には。

データバス２３．アドレスバス２４が接続されている。

またライン（ＡＯ〜ＡＰ）（１６進）もアドレスバスを
形成している。

今、コード信号が解読されると、ＣＰＴＪ２ｊ！け、コ
ード信号に対応した文字データを読み出すために、アド
レスバス２４を介してキャラクタメモリ２５の読み出し
アドレスを指定する。

このキャラクタメモリ２５から読み出された文字パター
ンデータけ、データバス２３上にあられれる。文字パタ
ーンデータは１画ｆ！ＪＲＡＭ２６に誉き込まれるので
おるが、この発明では、このときのｔき込みアドレス指
定手段が改善されている。なお２８は、プログラム記憶
用のリードオンリー、メモリである。

ＣＰＵ２ｊは、コード信号が入力し九場合は、モード切
ｖｉ信号（ＰＳＪ　）を発生し、アドレス変換器２７の
入力選択モードを切替える。即ち。

アドレス変換器２７は１通常は、ＣＰＵ２Ｊのアドレス
ライン（Ａｏ〜ＡＦ）の出力’ｋＡ端子で受け付け、こ
れをそのまま出力端子（Ｑｓ〜Ｑ１．）に出力する。

この出力端子（Ｑｔ〜Ｑｓａ）は１画像ＲＡ　Ｍ２６の
アドレス指定端子（１１０〜ａｔ）に接続されている。

しかし、モード切替信号（ＰＳＪ）がコード信号の入力
を意味するものであった場合、アドレス変換器２７は、
Ｂ端子の入力を受け付けるように切換えられる。この結
果、画像ＲＡＭ２ｇから、ＣＰＵ２２をみた端子は、端
子（層。〜ｊ、）Ｋ対してアドレスライン（Ａ。

〜ＡＣ）が対応し、端子（ａｓ〜ａｃ）に対してアドレ
スライン（ＡＯ−Ａ、）が対応することになる。

上記のことを第３図に示して説明する。

即ち１通常モードの場合は、第３図（ｂ）　ｙｃ示すよ
うに、Ｍ子（−０〜ａｙ）とライン（Ａｏ〜ＡＦ）はｌ
対ｌで対応している。そして、ライン（Ａ　ｏ　’＝　
Ａ４　）はＩｆｉｊｆｌＲＡＭ２６の水平方向アドレス
データ出力、ライン（Ａ、〜ＡＣ）は垂直方向アドレス
データ出力ラインとして用いられる。つまり画像ＲＡＭ
、？　６は、水平方向のアドレスがライン（Ａｌ）−Ａ
、）からの５ビツトのデータで指定され、垂直方向のラ
インアドレスがライン（Ａ、〜ＡＣ）からの８ビツトの
データで指定されることになる。

通常、第１１００番地から縁順次方向ヘアドレス指定を
行なう場合は、ライン（Ａｍ〜ＡＯ）のデータがｒｏｏ
ｏｏｏ　Ｊから順次カウントアツプされる。そしてｌ’
−１０００００Ｊ＝（Ａ。

〜Ａ６　）となった場合は、走査ラインの指定位置が切
替ることになる。

ところが、第３図（ａ）に示すような対応関係となった
場合、ＣＰＵ２２からのライン（Ａ、〜Ａｏ　）のデー
タが変化すると、ＩＩ！１ｌｉＰ！ＲＡＭ、２　。

のアドレスは、垂直方向へ順次指定されていくことにな
る。そして、ライン（Ａ、〜Ａ１１　）のデータが［ｌ
ｏｏ　ｏｏ　Ｊ−４Ａｇ　〜Ａｌｌ　Ｊとなったときに
始めて水平方向ヘアドレス指定が切替えられることにな
る。なおライン（ＡＦ〜ＡＤ）は２画像ＲＡＭ２６のエ
リア指定データ用でおる。従って、この発明によれば、
第１図に示したようなアドレス指定はもちろんのこと。

第４図に示すように画像ＲＡＭ７（７の縦（垂直）方向
へ順次アドレス指定を行なうことが可能となり、従来の
如く複雑なアドレス計算も不要となる。

〔発明の効果〕

上記したようにこの発明は、簡単な手段によって画＠　
ＲＡ　Ｍのアドレス指定順を縦、横方向何れにも自由に
切替えることができ、データ書き込み速度をも高速化し
得る表示メモリのアドレス制電回路を提供できる。

【図面の簡単な説明】

第１図は従来の画像ＲＡＭのアドレス指定方式を説明す
るための説明図、第２図はこの発明の一夾施例を示す構
成説明図、第３図は第２図の回路の動作を説明するのに
示した動作説明図。 第４図はこの発明による画像ＲＡＭのアドレス指定例を
示す説明図である。 ２２・・・ＣＰＵ（中央演算装置ｌ）、２６・・・ＲＡ
Ｍ（ランダムアクセスメモリ）％２７・・・アドレス変
換器。 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 メモリアドレスの列を指定するための下位桁のｍビット
   の端子と１行を指定するための上位桁のｎビットの端子
   を有した表示メモリと、前記ｍビットの端子とｎビット
   の端子にアドレス指定データを与えるための（ｎ　十ｍ
   　）ビットのラインを有し、前ｇ＝表示メモリのアドレ
   ス指定を行なうのにｍビットの下位桁から１１１１１次
   カウント−アップしｎビットの上位桁方向ヘアドレス指
   定データを変化させるアドレス指定手段と。 前記（ｎ十ｍ）ビットのラインと前記ｍビット及びｎビ
   ットの端子とを接続するのに、前記ｍビットのラインを
   前記表示メモリの端子の上位桁へ、前記ｎビットのライ
   ンを前記表示メモリの端子の下位桁へ切替えるアドレス
   変換器とを具備したことを％敵とする表示メモリの制（
   社）回路。