JPH0212076B2

JPH0212076B2 -

Info

Publication number: JPH0212076B2
Application number: JP56134582A
Authority: JP
Inventors: Satoru Maeda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-08-27
Filing date: 1981-08-27
Publication date: 1990-03-16
Also published as: EP0086236A1; DE3248978T1; US4631531A; GB2115258A; EP0086236A4; GB2115258B; NL8220288A; DE3248978C2; WO1983000789A1; EP0086236B1; GB8310962D0; JPS5836089A

Description

【発明の詳細な説明】発明の詳細な説明テレビ放送において、、その垂直ブランキング
期間を利用してニユース、天気予報、お知らせな
ど、各種の情報を放送するテレビ多重文字放送が
考えられている。そして、その一例として第１図
〜第３図に示すようなフオーマツトのものがあ
る。

すなわち、これは、NHKのＣ―55方式におけ
るＦモードのフオーマツトであるが、第１図に示
すように、248ドツトの画素が１ラインを構成し、
その204ラインが１ページを構成し、この１ペー
ジが１つの画面を構成するものである。ただし、
１つの画素は、“１”または“０”の２値しかと
らない。また、８ドツト×12ドツト（ライン）の
画素が１サブブロツクと呼ばれ、従つて、１ペー
ジは31×17サブブロツクでもある。そして、色は
１サブブロツク単位で指定される。さらに、ペー
ジ数は例えば数十ページとされ、この数十ページ
分のデータが繰り返して送られる。

そして、そのデータ信号は、第２図Ａに示すよ
うにシリアルなデジタル信号として垂直ブランキ
ング期間における第20番目の水平期間（奇数フイ
ールド期間のとき）及び第283番目の水平期間
（偶数フイールド期間のとき）に送られるもので、
任意のページについてその１ページごとに次のよ
うに送られる。

すなわち、第３図Ａに示すように、第１番目の
フイールド期間には、ページ制御パケツトPCP
が送られる。このパケツトPCPは第２図Ｂに示
すように、48ビツトのヘツダ部にクロツクランイ
ンCRと、フレーミングコードFCと、その他の制
御信号とを有し、248ビツトのデータ部に、この
データ信号が何ページ目のものであるかなどを示
すページ制御信号を有する。

そして、第２番目のフイールド期間には、カラ
ーコードパケツトCCPが送られる。このパケツ
トCCPは第２図Ｃに示すように、データ部に、
次に続く12個のパケツトが何行目のサブブロツク
であるかを示す行コードと、その各サブブロツク
の色をサブブロツク単位で指定するカラーコード
とを有する。なお、カラーコードは、１サブブロ
ツクにつき４ビツトでそのサブブロツクの色を指
定している。

さらに、第３番目〜第14番目のフイールド期間
には、12個のパターンデータパケツトPDPが順
次送られる。このパケツトPDPは第２図Ｄに示
すように、１行31個のサブブロツクにおける第１
ライン〜第12ラインの画素をデータ部に有するも
ので、例えば第３番目のフイールド期間に送られ
てくる第１番目のパターンデータパケツトPDP
は、第１行の各サブブロツクの第１行のラインの
画素を順にデータ部に有している。

従つて、第２番目のフイールド期間〜第14番目
のフイールド期間に送られてくるパケツトにより
１ページの第１行のサブブロツクの全画素及びそ
の色が完成することになる。

そして、以下同様に、１行のサブブロツクが１
つのカラーコードパケツトCCP及びこれに続く
12個のパターンデータパケツトPDPにより送ら
れる。

こうして第222番目のフイールド期間に第17番
目のサブブロツクの第12ラインの画素がパケツト
PDPにより送られると、これで１ページ分のデ
ータが送られたことになる。

従つて、１ページのデータは、１個のページ制
御パケツトPCPと、17個のカラーコードパケツ
トCCPと、204（＝12×17）個のパターンデータ
パケツトPDPとにより送られ、このうち204個の
パターンデータパケツトPDPが第１図の画素に
対応している。

以上のようにして222フイールド期間に、222個
のパケツトが送られて１ページ分のデータが送ら
れる。そして、このような動作が第３図Ｂに示す
ように各ページごとに繰り返えされると共に、全
ページのデータが送られると、再び第１ページか
らデータが送られる。

以上のようにしてＦモードの文字放送信号が送
られてくるが、他のＳ，Ｖ，Ｈモードの場合も、
パケツトの構成は同様である。

従つて、このようなフオーマツトの文字放送に
対して、その受像機は例えば第４図に示すように
構成される。

すなわち、第４図において、１０は映像信号系
を示し、１１はチユーナ、１２は映像中間周波ア
ンプ、１３は映像検波回路で、通常の放送の受信
時には、検波回路１３からのカラー映像信号が映
像回路１４に供給されて三原色信号とされ、これ
が後述するスイツチ回路１５を通じてカラー受像
管１６に供給され、カラー画像が再生される。

また、２０は文字放送の再生の制御を行うマイ
クロコンピユータを示す。すなわち、２１は例え
ば８ピツト並列処理のCPU、２２は文字放送の
受信のためのプログラムが書き込まれている
ROM、２３はワークエリア用のRAMを示し、、
これらはデータバス２４及びアドレスバス２５を
通じて接続される。

また、３０は文字放送の再生回路を示し、３３
は１パケツト分の容量を有するバツフアメモリ、
３４，３５は１ページ分の容量を有する表示用メ
モリを示し、メモリ３４はパターンデータを記憶
し、メモリ３５はカラーコードを記憶するための
ものである。さらに、４１はキーボードを示し、
このキーボード４１は通常の放送の受信モードと
文字放送の受信モードとを切り換えるキー（スイ
ツチ）及びページ選択用のキーなどを有し、その
出力はインターフエース３８を通じてバス２４に
供給されると共に、タイミング信号形成回路４２
に供給される。この形成回路４２は、PLL、、カ
ウンタ、論理回路などにより構成され、検波回路
１３から映像信号が供給されると共に、同期分離
回路４３から垂直同期パルスP_V及び水平同期パ
ルスPhが供給されてこれら同期パルス及びクロ
ツクラインCRに同期した各種の信号、例えばメ
モリ３３の書き込み時のアドレス信号及びメモリ
３４，３５の読み出し時のアドレス信号などが形
成される。また、垂直走査期間及び垂直帰線期間
を示すフラグが、この形成回路４２からCPU２
１に供給されると共に、CPU２１から各種の処
理の終了を示すフラグ及びシステムコントロール
信号が形成回路４２に供給される。

そして、検波回路１３からの映像信号が、８ビ
ツトの直列入力並列出力のシフトレジスタ３１に
供給されてパケツトは８ビツトごとに直列信号か
ら並列信号に変換され、これがゲート回路（３ス
テートバツフア）３２に供給されると共に、形成
回路４２からはパケツトの送られてくる水平期間
（第20番目及び第283番目の水平期間）に“１”と
なるパルスP₄₂が取り出され、このパルスP₄₂がゲ
ート３２に制御信号として供給されてパケツトの
信号は８ビツトずつ並列にデータバス２４に供給
される。

また、このとき、パルスP₄₂がCPU２１にホー
ルド信号として供給されてCPU２１はパケツト
の水平期間ホールド状態とされると共に、パルス
P₄₂が切り換えゲート４６に制御信号として供給
され、形成回路４２からのアドレス信号がゲート
４６を通じてメモリ３３に供給される。

従つて、パケツトの信号は、８ビツトずつ並列
にレジスタ３１からゲート回路３２及びデータバ
ス２４を通じてメモリ３３にDMAにより転送さ
れると共に、メモリ３３に順次書き込まれる。

そして、パケツトの水平期間が終ると、P₄₂＝
“０”になり、レジスタ３１はゲート３２により
データバス２４から切り離される。また、CPU
２１のホールド状態が解除されると共に、アドレ
スバス２５が切り換えゲート４６を通じてメモリ
３３に接続される。

続いてメモリ３３のデータCPU２１により
ROM２２のプログラムにしたがつて処理され、
キーボード４１から入力された希望するページの
ものであるかどうかがページ制御信号から判別さ
れ、希望するページのものでないときには無視さ
れる。

そして、希望するページのパケツトが送られて
くるまで、このような動作が各フイールドごとに
繰り返えされる。

そして、メモリ３３のデータが希望するページ
のパケツトのときには、次のような動作が行われ
る。すなわち、パケツトCCPが送られてくると、
これは上述と同様にしてDMAによりメモリ３３
に書き込まれる。そして、このパケツトCCPの
書き込みが終り、CPU２１のホールド状態が解
除されると、メモリ３３のデータがCPU２１に
より処理され、カラーコードがメモリ３３から読
み出され、これがデータバス２４を通じてメモリ
３５に書き込まれる。なお、この書き込みは、同
じ垂直帰線期間に行われ、アドレスバス２５が切
り換えゲート４７を通じてメモリ３５に接続さ
れ、CPU２１によりメモリ３５のアドレスが指
定されて行われる。

さらに、パケツトPDPが送られてくると、こ
れもDMAによりメモリ３３に書き込まれ、次に
CPU２１の処理によりパターンデータだけが垂
直帰線期間にメモリ３３からメモリ３４に転送さ
れる。なお、このメモリ３４のアドレス指定も
CPU２１により行われる。

こうして希望するページのパケツトCCP，
PDPが送られてくると、これはDMAにより一度
メモリ３３にストアされ、次に必要なデータだけ
がCPU２１によりメモリ３４，３５に転送され
て書き込まれる。

そして、希望するページの最後のパケツトのデ
ータがメモリ３４に転送されると、、以後、CPU
２１は再び希望するページの待機状態に入る。

一方、垂直走査期間には、形成回路４２から切
り換えゲート４７に制御信号が供給され、形成回
路４２からのアドレス信号が切り換えゲート４７
を通じてメモリ３４，３５に供給され、メモリ３
４，３５のカラーコード及びパターンデータが同
時に読み出される。

そして、メモリ３５から読み出されたパターン
データは８ビツトの並列入力直列出力のシフトレ
ジスタ３６に供給されて並列信号から直列信号に
変換され、この直列信号がカラージエネレータ３
７に供給されると共に、メモリ３４から読み出さ
れたカラーコードがカラージエネレータ３７に供
給されてデータ信号は三原色信号とされ、この信
号がスイツチ回路１５に供給される。また、この
とき、形成回路４２からスイツチ回路１５に制御
信号が供給されてスイツチ回路１５はジエネレー
タ３７側に切り換ええられる。

従つて、受像管１６に文字放送における希望す
るページが表示される。

以上のようにして第４図の受像機では文字放送
の受信が行われる。

ところで、上述の文字放送では、１ページの画
像を伝送するのに、222フイールド期間、すなわ
ち、3.7秒を必要とするので、希望するページの
番号を入力してからそのページが表示されるまで
の待ち時間が長くなることがあり、最悪の場合に
は30秒以上となることがある。

そこで、メモリ３４，３５の容量を例えば第５
図に示すように領域＃０〜＃３の４ページ分の大
きさとしておくと共に、よく必要とするページは
常に受信して領域＃０〜＃３にそれぞれ書き込ん
でおく方法が考えられている。すなわち、このよ
うにすれば、領域＃０〜＃３のうち、必要とする
ページが書き込まれている領域を選択して読み出
しを行えば、その必要とするページを直ちに表示
することができる。

従つて、この方法によれば、よく必要とするペ
ージ、例えば文字放送の番組案内やお知らせなど
を見るとき、これを直ちに見ることができ、非常
に便利である。

ところが、このようにすると、メモリ３４，３
５として極めて高速のものが必要とされてしま
う。

すなわち、ページ制御パケツトPCPは、「消去
コード」という制御コードを有することがあり、
あるページを指定した場合、このページのページ
制御パケツトPCPにその消去コードがあつたと
きには、次のパケツトが送られてくるまでの１フ
イールド期間内に、消去データとしてパターンメ
モリ３４にはすべて“０”のデータをセツトし、
カラーメモリ３５にはすべて「白色」のカラーデ
ータをセツトしなければならない。

そしてメモリ３４，３５の容量が１ページ分だ
けのときには、メモリ３４の容量は、 248×204＝50592ビツトメモリ３５の容量は、 31×17×４＝2108ビツトであり、これならば次のパケツトが送られてくる
までの１フイールド期間内に消去データをセツト
できる。

しかし、例えば、メモリ３４，３５が第５図に
示すように領域＃０〜＃３の４ページ分の容量を
有する場合において、領域＃０のデータを表示し
ているときに、領域＃１に対して消去コードが送
られてきたとする。すると、領域＃０に対してデ
ータの読み出しを行いながら、同時に領域＃１に
対して消去データを書き込まなければならないと
共に、この消去データの書き込みは、次のパケツ
トが送られてくるまでの１フイールド期間内に行
わなければならない。

従つて、この場合には、領域＃０の読み出しを
通常どうり行うと共に、領域＃１への消去データ
の書き込みを垂直あるいは水平ブランキング期間
に行うか、あるいは領域＃０の読み出し及び領域
＃１への消去データの書き込みを高速化して時分
割式に行うことになる。しかし、前者の方法で
は、ブランキング期間という極めて短い時間に、
領域＃１の全域に消去データを書き込まなければ
ならないので、メモリ３４，３５として極めて高
速のものが必要となつてしまう。また、後者の方
法も時分割処理のため、メモリ３４，３５として
高速のものを必要としてしまい、特に他の領域
＃２，＃３についても同様の時分割処理を行うの
で、メモリ３４，３５としてより一層高速のもの
を必要とし、あるいは、逆にメモリ３４，３５の
速度から領域の数が限定されてしまう。また、い
ずれの方法においても、周辺回路がかなり複雑に
なつてしまう。

勿論、メモリ３４，３５として小容量のチツプ
を多数使用し、領域＃０〜＃３の１つごとに１チ
ツプあるいはそれ以上を割り合てれば、読み出し
と書き込みとをチツプ単位で自由にできるので、
上述のような高速化の問題は生じることがない。
しかし、これでは、チツプ数が増加するので、コ
ストアツプ、大型化あるいは消費電力の増加など
を招いてしまう。また、メモリは、１チツプあた
りの容量が大きくなる方向にあり、さらに１ビツ
トあたりのコストも低下する方向にあるので、小
容量のメモリを多数使用することは避けなければ
ならない。

この発明は、このようにメモリ３４，３５に複
数ページ分の領域をもたせたときの問題点を解決
しようとするものである。

このため、この発明においては消去用のフラグ
を設定し、この消去用のフラグにしたがつて表示
を制御するようにしたものである。すなわち、第
６図Ａに示すように、パターンデータについて
は、メモリ３４の１つの領域が248ドツト×204ラ
インの大きさであるが、例えば別のメモリ５４を
設け、これに領域＃０〜＃３の１つにつき204番
地のフラグ領域＃０〜＃３を設定し、メモリ３４
の領域＃０〜＃３の１ラインにつきメモリ５４の
１番地をフラグPFGとして割り合てる。そして、
ある領域のページに対して消去コードが送られて
きたら、メモリ５４の対応する領域のフラグ
PFGをすべて“０”にセツトし、次にパターン
データが送られてきたら、そのパターンのデータ
のラインンに対応するフラグPFGを“１”にす
る。

一方、読み出し時には、フラグPFGをチエツ
クし、フラグPFGが“０”であつたら対応する
ラインのパターンデータの代わりに消去データ
“０”を受像管１６に送り、“１”であつたらメモ
３４から対応するラインのパターンデータを受像
管１６に送る。

また、カラーコードについても同様とする。た
だし、色はサブブロツク単位で指定されると共
に、第８図Ｂにも示すように、１つの領域は31個
×17行のサブブロツクなので、フラグ用のメモリ
５５は１つの領域につき17番地であり、サブブロ
ツクの１行について１番地が割り合てられる。

以下その１例について説明しよう。なお、以下
の例においては、パターンメモリ３４及びカラー
メモリ３５へのデータの書き込みはすでに行われ
ているものとし、この書き込みのための回路は省
略する（これらは第４図の場合と同様である）。
また、クロツクについても省略する。

第８図において、パターンメモリ３４は４個の
64K×１ビツトのRAM３４Ａ〜３４Ｄにより構
成され、例えば領域＃０のときは第７図に示すよ
うに、受像管１６の画面１６Ｓの左上に並んだ４
個のドツトは、RAM３４Ａ〜３４Ｄの０番地か
らそれぞれ読み出され、次の４個のドツトは
RAM３４Ａ〜３４Ｄの１番地から読み出される
というように、RAM３４Ａ〜３４Ｄの読み出し
時のアドレスは共通とされ、１番地につき１ビツ
ト（１ドツト）がそれぞれ読み出され、従つて、
メモリ３４の全体としては１番地につき４ビツト
（４ドツト）が同時に読み出される。また、この
とき、メモリ３４は第７図に示すように、16K番
地ごとに領域＃０〜＃３が割り合てられる。

さらに、カラーメモリ３５は４個の4K×１ビ
ツトのRAMにより構成され、パターンメモリ３
４と同様、読み出し時のアドレスが共通されて全
体として１番地につき４ビツト（１サブブロツク
のカラーデータ）が同時に読み出されると共に、
4K番地ごとに領域＃０〜＃３が割り合てられる。
なお、１ページのパターンデータは50592ビツト、
カラーコードは2108ビツトであるから、メモリ３
４，３５には未使用番地がある。

また、５４，５５は消去フラグ用のメモリを示
し、メモリ５４にはパターンデータ用の消去フラ
グがアクセスされ、メモリ５５にはカラーコード
用の消去フラグがアクセスされる。すなわち、メ
モリ５４は1K×１ビツトのRAMにより構成さ
れ、その256番地ごとに領域＃０〜＃３が割り合
てられると共に、１つの番地（１ビツト）が領域
＃０〜＃３のページの１行ラインに割り合てられ
ている。なお、この場合、１ページは204ライン
であるからメモリ５４にも未使用番地がある。

さらに、メモリ５５は128×１ビツトのRAM
により構成され、その32番地ごとに領域＃０〜
＃３が割り合てられると共に、１つの番地（１ビ
ツト）が領域＃０〜＃３のページの１行のサブブ
ロツクに割り合てられている。なお、この場合
も、メモリ５５に未使用番地がある。

また、６１，６２は２ビツトのラツチ回路を示
す。これらラツチ回路６１，６２にはCPU２１
からデータが供給され、ラツチ回路６１には、領
域＃０〜＃３のうち、現在表示が行われている領
域の番号が２ビツトのデータDSDとしてラツチ
され、ラツチ回路６２には、消去コードが送られ
てきたとき、これが領域＃０〜＃３のうちのどの
領域のものであるかを示す番号が２ビツトのデー
タCLDとしてラツチされる。

そして、これらデータDSD，CLDはデータセ
レクタ６３により選択され、この選択されたデー
タを信号SLDとすれば、この信号SLDがメモリ
３４のアドレスの上位２ビツトA₁₄，A₁₅に供給
される。従つて、信号SLDによりメモリ３４の
アドレスは16K番地ごとに指定され、すなわち、
領域＃０〜＃３が指定される。また、信号SLD
がメモリ３５のアドレスの上位ビツトA₁₀，A₁₁
に供給されてメモリ３５のアドレスは4K番地ご
とに指定され、すなわち、領域＃０〜＃３が指定
される。

さらに、信号SLDがメモリ５４のアドレスの
上位２ビツトA₈，A₉に供給されてメモリ５４は
256番地ごとの領域＃０〜＃３が指定されると共
に、信号SLDがメモリ５５のアドレスの上位２
ビツトA₅，A₆に供給されてメモリ５５は32番地
ごとの領域＃０〜＃３が指定される。

すなわち、信号SLDによりメモリ３４，３５，
５４，５５の領域＃０〜＃３が同時に指定される
わけである。

また、６４はデータセレクタ、６６は「白色」
のカラーコードを形成するカラーコードジエネレ
ータ、６７はパターンデータの消去フラグPFG
を１水平期間ラツチしておくＤフリツプフロツプ
回路、６８はカラーコードの消去フラグCFGを
１水平期間ラツチしておくＤフリツプフロツプ回
路である。また、７１はRSフリツプフロツプ回
路を示し、これは領域＃０〜＃３のどれかに対応
するページに消去コードが送られてきたとき、
CPU１の出力によりセツトされ、次の垂直同期
パルスP_Vでリセツトされる。

そして、シフトレジスタ３６にはフラグPFG
がクリア信号として供給され、PFG＝“１”のと
きには、パターンメモリ３４からのパターンデー
タが並列信号から直列信号に変換されて取り出さ
れるが、PFG＝“０”のときにはレジスタ３６の
内容は“０”にクリアされて取り出され、従つ
て、PFG＝“０”のときには、消去データ“０”
が取り出される。

また、セレクタ６４（及び６３）は、セレクト
入力Ｓが“０”のとき入力Ａを出力Ｙとして取り
出し、“１”のとき入力Ｂを出力Ｙとして取り出
す。従つて、セレクタ６４においては、CFG＝
“１”のときには、カラーメモリ３５からのカラ
ーコードドがカラージエネレータ３７に供給さ
れ、CFG＝“０”のときにはカラーコードジエネ
レータ６６からの「白色」のカラーコードがカラ
ージエネレータ３７に供給されることになり、す
なわち、CFG＝“０”のときには、消去データが
供給される。

また、第９図は信号波形などを示すもので（同
図Ｅ以後は時間軸を拡大して示す）、同図は垂直
同期パルスP_V、同図BB，Ｅは水平同期パルス
Ph、同図Ｆは読み出しクロツクRCKを示し、こ
のクロツクRCKの１サイクルがドツトの表示期
間に対応する。そして、これら信号P_V，Ph，
RCKを基準として次に述べる読み出し時のアド
レス信号が形成回路４２において形成される。

すなわち、第９図Ｇは６ビツトの読み出しロウ
アドレス信号RA（RA₀〜RA₅）を示し、これは水
平表示期間において、クロツクRCKの４サイク
ルごとに“１”ずつインクリメントされて“０”
から“61”まで変化する。そして、この信号RA
はメモリ３４のアドレスの下位６ビツトA₀〜A₅
に供給される。この場合、メモリ３４からは１番
地につき４ドツト（１ビツト）のパターンデータ
が得られるから、信号RAが“０”から“61”ま
で変化することにより、ある領域（ページ）のあ
る行についてその１行のドツトのデータが順次得
られることになる。

また、第９図Ｃは８ビツトの読み出しラインア
ドレス信号LAを示し、これは垂直表示期間にお
いて、水平同期パルスPhごとに“１”ずつイン
クリメントされて“０”から“203”まで変化す
る。そして、この信号LAはメモリ３４のアドレ
スの中位８ビツトA₀〜A₁₃に供給される。従つ
て、信号LAによりある領域（ページ）のある１
行が指定されると共に、水平走査ごとにその指定
される行は次の行へと変化していく。

従つて、信号SLDにより領域が指定されると
共に、信号RA，LAによりその領域の１ページ
分のパターンデータが受像管１６の走査に対応し
て４ビツトずつ順次読み出される。

さらに、第９図Ｈは５ビツトの読み出しカラー
ロウアドレス信号CRAを示す。この信号CRA
は、信号RA（RA₀〜RA₅）のうちの上位５ビツト
の信号RA₁〜RA₅に等しく、この信号CRAがメ
モリ３５のアドレスの下位５ビツトA₀〜A₄に供
給される。この場合、もとの信号RAは第９図Ｇ
に示すようにクロツクRCKの４サイクルごとに
“１”ずつインクリメントされる信号であるから、
そのLSBを除いた信号CRAは第９図Ｈに示すよ
うに、クロツクRCKの８サイクルごとに“１”
ずつインクリメントされ、すなわち、パターンデ
ータの８ビツト（８ドツト）ごとに“１”ずつイ
ンクリメントされ、“０”から“30”まで変化す
る。従つて、この信号CRAによりメモリ３５の
アドレスは水平方向についてサブブロツクごとに
指定される。

また、第９図Ｄは５ビツトの読み出しカラー行
アドレス信号CLAを示し、これは垂直表示期間
において、水平同期パルスPhの12サイクルごと
に“１”ずつインクリメントされて“０”から
“16”まで変化する。そして、この信号CLAはメ
モリ３５のアドレスの中位５ビツトA₅〜A₉に供
給される。従つて、信号CLAによりメモリ３５
のアドレスは垂直方向についてサブブロツクごと
に指定される。

従つて、信号SLDによりメモリ３５の領域が
指定されると共に、信号CRA，CLAによりその
領域の１ページ分のカラーコードが受像管１６の
走査に対応してサブブロツクごとに順次読み出さ
れる。

さらに、信号LA（第９図Ｃ）がメモリ５４のア
ドレスの下位８ビツトA₀〜A₇に供給される。従
つて、メモリ３４において信号LAによりパター
ンの行が指定されているとき、メモリ５４におい
ては信号LAによりアドレスが指定されることに
なる。すなわち、信号LAを介して、パターンデ
ータのある１つの行と、メモリ５４のある１つの
アドレスとが対応することになる。

また信号CLA（第９図Ｄ）がメモリ５５のアド
レスの下位５ビツトA₀〜A₄に供給される。従つ
て、メモリ３５において信号CLAによりカラー
コード読み出し用にサブブロツクの行が指定され
ているとき、メモリ５５においては信号CLAに
よりアドレスが指定されることになる。すなわ
ち、信号CLAを介して、サブブロツクのある１
つの行と、メモリ５５のある１つのアドレスとが
対応することになる。

さらに、第９図及び第８図において信号
（第９図Ｉ）及び信号（第９図Ｌ）は、メモリ
３４，３５及びメモリ５４，５５のリード信号
で、信号は、垂直表示期間における水平表示
期間にクロツクRCKに同期してアドレス信号RA
の１番地ごとに＝“０”となつてメモリ３４，
３５を読み出しモードとし、信号は、垂直表
示期間における水平走査の開始時点ごとに＝
“０”となつてメモリ５４，５５を読み出しモー
ドとする。

また、信号（第９図Ｊ）及び信号
（第９図Ｋ）は、メモリ３４，３５及びメモリ５
４，５５の書き込み信号で、垂直表示期間におけ
る水平表示期間の開始時点で、かつ、＝“０”
となる時点よりも前の時点に“０”となる。

さらに、第８図において、信号FGはフラグ
PFG，CFGとなる信号で、消去コードを受信し
たときにはFG＝“０”、データを受信したときに
はFG＝“１”となる。なお、これら信号，
FR，，，FGは、タイミング信号形
成回路４５及びCPU２１により形成される。

このような構成において、現在、領域＃０〜
＃３に記憶されているページには、どれにも消去
コードが送られていないとする。すると、この状
態では、フラグ用メモリ５４，５５はすべて
“１”がセツトされている。

そして、垂直同期パルスP_Vによりフリツプフ
ロツプ回路７１はリセツトされてその出力は
“１”なので、アンド回路７２の出力Q₇₂は“０”
である。従つて、このアンド出力Q₇₂によりセレ
クタ６３においては入力Ａがセレクトされるの
で、SLD＝DSDとなり、これがメモリ３４，３
５に上位アドレスとして供給される。そして、水
平表示期間には＝“０”となるので、メモリ
３４，３５は第９図Ａ〜Ｈで説明したアドレス信
号によりアドレスされてメモリ３４からはデータ
DSDで示される領域のパターンデータが順次読
み出されてシフトレジスタ３６に供給されると共
に、メモリ３５からはデータDSDで示される領
域のカラーコードが順次読み出されてセレクタ６
４に供給される。

また、このとき、データDSDはフラグ用メモ
リ５４，５５にも上位アドレスとして供給される
ので、メモリ５４，５５もデータDSDで示され
る領域が選択される。そして、水平走査の開始時
点には、＝“０”となるので、メモリ５４，５
５は第９図Ａ〜Ｈで説明したアドレス信号により
アドレスされて第９図Ｍに示すようにメモリ５４
から各水平走査の開始時点ごとにその水平走査線
に対応するパターンデータ用フラグPFGが読み
出されると共に、メモリ５５から各水平走査の開
始時点ごとにその水平走査線の属するサブブロツ
クに対応するカラーコード用フラグCFGが読み
出される。

そしてフラグPFG，CFGはフリツプフロツプ
回路６７，６８に供給されて信号によりラツ
チされ、第９図Ｎに示すように次の水平期間まで
ホールドされ、このホールドされたフラグPFG
がレジスタ３６にクリア信号として供給されると
共に、ホールドされたフラグCFGはセレクタ６
４にセレクト信号として供給される。

そして、この場合には、消去コードは送られて
いないので、フラグPFG，CFGは“１”であり、
従つて、メモリ３４から読み出されたパターンデ
ータは、レジスタ３６においてクリアされること
なく直列ドータに変換されてカラージエネレータ
３７に供給されると共に、メモリ３５から読み出
されたカラーコードがセレクタ６４を通じてカラ
ージエネレータ３７に供給される。

従つて、この場合には、領域＃０〜＃１のう
ち、ラツチ回路６１のデータで示される領域に書
き込まれているページが表示される。

一方、このように表示が行れているとき、ある
領域に記憶されているページに対して消去コード
が送られてきたとする。なお、その領域が表示に
使用されていても使用されていなくてもよいが、
以下の説明では表示に使用されているものとする
（従つて、ラツチ回路６１，６２においてDSD〕
CLDとなる）。

すなわち、あるフイールド期間のパケツト期間
（第20番目または第283番目の水平期間）に消去コ
ードが送られてくると、、この消去コードのペー
ジを記憶している領域の番号が、CPU２１によ
りラツチ回路６２にデータCLDとしてラツチさ
れると共に、フリツプフロツプ回路７１がCPU
２１によりセツトされ、＝“０”とされる。

そして、続いて＝“０”になると共に、こ
のとき＝“０”なのでQ₇₂＝“１”となつてセレ
クタ６３では入力Ｂがセレクトされる。従つて
SLD＝CLDとなり、これがメモリ５４，５５に
上位アドレスとして供給されるので、メモリ５
４，５５はデータCLDで示される消去すべき領
域が指定される。

また、このとき、＝“０”となること
によりアンド回路７３の出力Q₇₃は“０”とな
り、メモリ５４，５５は書き込みモードとなると
共に、FG＝“０”となる。

従つて、このとき、アドレス信号CLAが変化
することにより、メモリ５４，５５の領域＃０〜
＃３のうち、データCLDで指定された領域にFG
＝“０”が書き込まれ、すなわち、CLDで指定さ
れた領域のすべてのフラグはPFG＝“０”、CFG
＝“０”にセツトされる。この場合、フラグ
PFG，CFGの領域は、第６図にも示すように、
204番地及び17番地であつて数が少ないので、こ
れらフラグPFG，CFGのセツトは、消去コード
が送られてきてから、そのフイールド期間の垂直
表示期間が始まるまでの期間に、十分な時間的余
裕をもつて行うことができる。

そして、メモリ５４，５５のフラグPFG，
CFGのセツトが終ると、＝“１”となつてQ₇₂
＝“１”となり、セレクタ６３においてSLD＝
DSDとなり、また、＝“１”となつて
Q₇₃＝“１”となり、メモリ５４，５５の書き込
みモードは解除され、高出力インピーダンス状態
となる。

続いて、垂直表示期間になると、上述のように
メモリ３４，３５からパターンデータ及びカラー
コードが読み出され、レジスタ３６及びセレクタ
６４に供給されると共に、メモリ５４，５５から
フラグPFG，CFGが読み出され、フリツプフロ
ツプ回路６７，６８でラツチされてからレジスタ
３６及びセレクタ６４に供給される。そして、こ
の場合には、PFG＝“０”であるからレジスタ３
６のパターンデータはクリアされ、また、CFG
＝“０”であるからセレクタ６４では入力Ｂがセ
レクトされてジエネレータ６６からの「白色」の
カラーコードがセレクトされる。

従つて、レジスタ３６からはパターンデータと
して“０”が連続して取り出されてカラージエネ
レータ３７に供給されると共に、ジエネレータ６
６からの「白色」のカラーコードがカラージエネ
レータ３７に供給されるので、この垂直表示期間
には、何も表示されない。

つまり、消去コードが送られてきたことによ
り、受像管１６の画面は消去されたことになると
共に、これは消去コードが送られてくると、同じ
フイールド期間内に直ちに行われたわけである。
なお、このとき、メモリ３４，３５には、消去コ
ードによるデータのアクセスは行つていない。

そして、次のフイールド期間になると、その垂
直同期パルスP_Vによりフリツプフロツプ回路７
１がリセツトされて＝“１”とされる。

さらに、このフイールド期間において、パケツ
ト期間になると、カラーコードが送られてくる
が、その受信処理が終わると、CPU２１により
フリツプフロツプ回路７１がセツトされて＝
“０”となると共に、＝“０”となつてQ₇₂＝
“１”となり、従つて、SLD＝CLDとなつてメモ
リリ３４，３５は消去コードの送られてきたペー
ジの領域が指定される。そして、FPU２１によ
りメモリ３５のうち、データCLDで示される領
域の第１行のサブブロツクに対応するアドレスが
指定され、このアドレスに先ほど受信処理された
カラーコードが書き込まれる。

また、このとき、データCLDによりメモリ５
４，５５も消去コードの送られてきたページの領
域が指定されると共に、＝“０”となる
ことによりQ₇₃＝“０”となりメモリ５４，５５
は書き込みモードとされる。そして、CPU２１
によりメモリ５５がアドレスされると共に、FG
＝“１”とされ、メモリ５５のうち、データCLD
で示される領域の第１行のサブブロツクに対応す
るアドレスにFL＝“１”が書き込まれ、すなわ
ち、第１行のサブブロツクに対応するフラグ
CFGが“１”にセツトされる。

そして、これらの処理が終ると、＝“１”、
WRSTB＝“１”となり、データDSDによりメモ
リ３４〜５５の領域が指定されると共に、書き込
みモードは解除される。

続いて、垂直表示期間になると、第９図Ｉ〜Ｎ
に示すように、メモリ３４，５４からパターンデ
ータ及びカラーコードが読み出されると共に、メ
モリ５４，５５からフラグPFG，CFGが読み出
される。そして、この場合には、パターンデータ
のフラグPFGはすべて“０”であるから、レジ
スタ３６においてクリアされ、パターンの表示は
行われないが、第１行のサブブロツクのフラグ
CFGは“１”であるから、メモリ３５からのカ
ラーコード、すなわち、この垂直表示期間の始ま
る前に受信されたカラーコードが、セレクタ６４
を通じてカラージエネレータ３７に供給される。

さらに、次のフイールド期間になると、垂直同
期パルスP_Vによりフリツプフロツプ回路７１が
セツトされて＝“０”とされ、また、パケツト
期間になると、第１行のラインのパターンデータ
が送られてくるが、カラーコードの場合と同様に
して、このパターンデータが、メモリ３４のう
ち、データCLDで示される領域の第１行のライ
ンのアドレスに書き込まれると共に、メモリ５４
のうち、データCLDで示される領域の第１行の
ラインに対応するアドレスのフラグPFGが“１”
にセツトされる。

従つて、続く垂直表示期間には、メモリ３４か
らパターンデータが読み出されるが、その第１行
のラインのパターンデータは、その直前のパケツ
ト期間のパターンデータより更新されたものであ
る。そして、このとき、対応するフラグPFGは
“１”であるから、そのパターンデータは、レジ
スタ３６においてクリアされることなくカラージ
エネレータ３７に供給される。また、第１行のサ
ブブロツクについては、その１フイールド前のフ
イールド期間に、フラグCFGが“１”とされて
いる。

従つて、受像管１６の画面には、第１行のライ
ンがカラーで表示される。

以下、同様の動作が、その消去コードの送られ
てきたページの最終行のラインのパターンデータ
及びカラーコードについて行われ、従つて、受像
管１６の画面には、文字放送画像が上から下へと
ワイプしながら表示されていく。そして、そのペ
ージのデータがすべて送られると、このページに
ついてのパターンデータ及びカラーコードの書き
込みが終ると同時に、フラグPFG，CFGのセツ
トも終る。

なお、この終了時点では、その領域のフラグ
PFG，CFGはすべて“１”であり、従つて、以
後、上述のように、この領域に記憶されているペ
ージは、通常に表示される。

こうして、この発明によれば、データの属する
ラインまたはサブブロツクに対応してフラグ
PFG，CFGを設け、、消去コードが送られてきた
ら、フラグPFG，CFGをすべて“０”にセツト
し、続いてデータが送られてきたら、そのデータ
をメモリ３４，３５の対応するアドレスに書き込
むと共に、対応するフラグPFGまたはCFGを
“１”にセツトし、一方、データの読み出し時に
はそのデータに対応するフラグPFGまたはCFG
により表示を制御している。従つて、メモリ３
４，３５の領域が、例えば上述のように４ページ
分あつても、消去コードが送られてきたときに
は、フラグPFG及びCFGを１ページ分だけ“０”
にセツトするだけでよく、すなわち、従来のよう
に、メモリ３４，３５の１ページ分（50592ビツ
ト＋2108ビツト）のデータを書き換える必要がな
く、単にフラグPFG，CFGの１ページ分（204ビ
ツト＋17ビツト）を書き換えるだけでよいので、
これはきわめて短時間のうちにでき、データ用メ
モリ３４，３５及びフラグ用メモリ５４，５５と
して高速のものを必要としない。また、メモリ３
４〜５５の速度から領域の数が限定されることが
なく、その領域数をさらに増やすことができる。

また、領域をメモリ３４，３５に設定する場
合、、その領域をチツプ別に設定する必要がなく、
自由に設定できるので、メモリ３４，３５として
大容量のものを使用でき、コストダウンあるいは
小型化や消費電力の低減などができる。

なお、上述において、メモリ３４と３５とを別
個のものとしたが、メモリ３５をメモリ３４の空
き番地で代用することもでき、メモリ５４，５５
も同様である。

また、上述の例においては、消去コードが送ら
れてきたとき、垂直表示期間が始まるまでの期間
に、対応するフラグPFG，CFGをすべて“０”
にセツトしたが、水平表示期間の始まる前にその
水平走査ごとにフラグPFG，CFGの１組を“０”
にセツトしてもよい。さらに、フラグPFG，
CFGの“０”、“１”のセツトは、ハード処理に
より行うこともできる。いずれにせよ、セツトす
るビツト数が少ないので、短時間のうちに、セツ
トできる。

さらに、この発明は、キヤプテンシステムなど
にも適用できる。

【図面の簡単な説明】

第１図〜第７図、第９図はこの発明を説明する
ための図、第８図はこの発明の一例の系統図であ
る。３４はパターンメモリ、３５はカラーメモリ、
５４，５５はフラグ用メモリである。

Claims

【特許請求の範囲】

１テレビ多重文字放送あるいはキヤプテンシス
テムなどの画像信号を受信してその画像を受像管
に表示する画像表示装置において、上記画像信号
の複数ページ分を記憶するメモリと、上記画像信
号の各区切りごとに設定されたフラグとを有し、
消去コードが送られてきたときには、上記フラグ
のすべてを第１の所定値にセツトし、上記画像信
号が送られてきたら、この画像信号を上記メモリ
の対応するアドレスに書き込むと共に、上記フラ
グのうち、上記送られてきた画像信号の区切りに
対応するフラグを第２の所定値にセツトし、上記
メモリの読み出し時には、上記フラグのうち、読
み出される画像信号の区切りに対応するフラグを
チエツクし、このチエツクしたフラグが上記第１
の所定値のときには、上記読み出される画像信号
に代えて上記消去コードに対応する所定の信号を
上記受像管に供給し、上記チエツクしたフラグが
上記第２の所定値のときには、上記読み出される
画像信号を上記受像管に供給するようにした画像
表示装置。