JPH03239367A - 両方向性２端子サイリスタ - Google Patents
両方向性２端子サイリスタInfo
- Publication number
- JPH03239367A JPH03239367A JP3576990A JP3576990A JPH03239367A JP H03239367 A JPH03239367 A JP H03239367A JP 3576990 A JP3576990 A JP 3576990A JP 3576990 A JP3576990 A JP 3576990A JP H03239367 A JPH03239367 A JP H03239367A
- Authority
- JP
- Japan
- Prior art keywords
- current
- region
- increase
- thyristor
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 20
- JCALBVZBIRXHMQ-UHFFFAOYSA-N [[hydroxy-(phosphonoamino)phosphoryl]amino]phosphonic acid Chemical compound OP(O)(=O)NP(O)(=O)NP(O)(O)=O JCALBVZBIRXHMQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 238000010304 firing Methods 0.000 abstract description 2
- 239000013589 supplement Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は両方向性２端子サイリスタ、特に電子回路のサ
ーヂ防護に好適する両方向性２端子サイリスタに関する
ものである。
ーヂ防護に好適する両方向性２端子サイリスタに関する
ものである。
（従来の技術）
第１図（ａ）（ｂ）の平面図（上部の金属電極、絶縁膜
なとの図示を省略）及び断面図に示す、ＰＮＰＮＰの５
層構造からなる両方向性２端子サイリスタは、小型であ
って使用が簡単であるなどの理由から近時通信回線に接
続された電子回路の雷サージ防護用として広く使用され
ている。例えば第２図のように線路り、、Ｌ２間に両方
向性２端子サイリスタＺを接続し、線路へ降伏電圧ＶＢ
Ｏ以上のレベルのサージ性電圧例えば雷サージか侵入し
たとき、サイリスタＺが直ちにオンとなって雷サージを
（副路して、被保護電子囲路Ａを保護するように（、た
ちのである。
なとの図示を省略）及び断面図に示す、ＰＮＰＮＰの５
層構造からなる両方向性２端子サイリスタは、小型であ
って使用が簡単であるなどの理由から近時通信回線に接
続された電子回路の雷サージ防護用として広く使用され
ている。例えば第２図のように線路り、、Ｌ２間に両方
向性２端子サイリスタＺを接続し、線路へ降伏電圧ＶＢ
Ｏ以上のレベルのサージ性電圧例えば雷サージか侵入し
たとき、サイリスタＺが直ちにオンとなって雷サージを
（副路して、被保護電子囲路Ａを保護するように（、た
ちのである。
ところてこの場合雷サージの通過後、両方向性２端子サ
イリスタＺは第２図中に示す線路電圧Ｅ。
イリスタＺは第２図中に示す線路電圧Ｅ。
を直ちに遮断して、オフ状態に復旧することか必要であ
るか、この場合遮断を確実とするためには、第３図の電
圧−電流特性図に示す保持電流１．値か、次式 ここてＲは回路抵抗 を満足することか必要であり、この電流値か大きい保進
断性能か向上することは公知である。
るか、この場合遮断を確実とするためには、第３図の電
圧−電流特性図に示す保持電流１．値か、次式 ここてＲは回路抵抗 を満足することか必要であり、この電流値か大きい保進
断性能か向上することは公知である。
どころて一般に保持電流Ｉ ｌ−１は、サイリスタを構
成する各層の不純物濃度や層厚、更にはキャリアライフ
タイム等によって定まる。従ってこれらを制御すること
によ、って所要の保持電流値を得ることかできるか、そ
のためには製造工程上、上記各条件の精密な制御を要求
される。従って歩留りよく製造するのか容易でないはか
りてなく、使用する原材料のばらつきによっても制御状
態にばらつきを生じるため、実現は容易てはない。
成する各層の不純物濃度や層厚、更にはキャリアライフ
タイム等によって定まる。従ってこれらを制御すること
によ、って所要の保持電流値を得ることかできるか、そ
のためには製造工程上、上記各条件の精密な制御を要求
される。従って歩留りよく製造するのか容易でないはか
りてなく、使用する原材料のばらつきによっても制御状
態にばらつきを生じるため、実現は容易てはない。
そこで本発明者は保持電流値を容易に増大できる新しい
構造の両方向性２端子サイリスタを提案した。
構造の両方向性２端子サイリスタを提案した。
これは第４図（ａ）（ｂ）に示す平面図（」二面の金属
電極と、絶縁膜なとの図示を省略）と、断面図のように
構成されたものである。即ち、Ｐ型半導体基板の一面と
他面にそれぞれＮ、、Ｎ、層（ベース）とＰ、、Ｐ２層
（エミッタ）を設け、Ｎ、Ｎ２層の一部が複数箇所にお
いてそれぞれＰＩＰ７層を突き抜けて表面に露出し、か
っＮ、Ｎ２の露出部か互いに重なり合う部分かないよう
に交互に配置され、金属電極Ｍ、、Ｍ２により、Ｎ、、
Ｎ、の露出ベース領域とＰ、、Ｐ２のエミッタ領域を短
絡する。そしてこれによりＮ、とＮ２層の露出部分にお
いて４層構造か形成され、また互いに隣合うＰ、、Ｐ２
の型なり部分においては５層構造か形成さ第１て、複数
個の通常の両方向性２端子サイリスタを一素子内にもつ
構造としたものである。
電極と、絶縁膜なとの図示を省略）と、断面図のように
構成されたものである。即ち、Ｐ型半導体基板の一面と
他面にそれぞれＮ、、Ｎ、層（ベース）とＰ、、Ｐ２層
（エミッタ）を設け、Ｎ、Ｎ２層の一部が複数箇所にお
いてそれぞれＰＩＰ７層を突き抜けて表面に露出し、か
っＮ、Ｎ２の露出部か互いに重なり合う部分かないよう
に交互に配置され、金属電極Ｍ、、Ｍ２により、Ｎ、、
Ｎ、の露出ベース領域とＰ、、Ｐ２のエミッタ領域を短
絡する。そしてこれによりＮ、とＮ２層の露出部分にお
いて４層構造か形成され、また互いに隣合うＰ、、Ｐ２
の型なり部分においては５層構造か形成さ第１て、複数
個の通常の両方向性２端子サイリスタを一素子内にもつ
構造としたものである。
この構造では例えは第４図（ｂ）中の実線矢印のように
電流を流す方向の電圧か印加された場合、複数筒の２端
ｆサイリスのうちの最も点弧し易い、例えは第１１図の
サイリスタＴＱか最初に点弧すると、第５図に示す等価
回路のように、隣接するサイリスタＴ、のＮ２．Ｐ層に
、それぞれケート電流■ｇが流出入してサイリスタＴｊ
がターンオンする。そして以下ターンオン領域か素ｒの
全面に拡かる。また第・１図中の点線矢印の電流を流す
方向の電圧力＜ｊＪ［ｌえられたときには、例えば最も
点弧し易いサイリスタＴＩの最初の点弧によりサイリス
タＴ４かターンオンし、この領域か素子の全面に拡かる
動作を行って、両方向性２端子サイリスタとして動作す
るようにして、以下に説明するように保持電流【□の増
大を図ったものである。
電流を流す方向の電圧か印加された場合、複数筒の２端
ｆサイリスのうちの最も点弧し易い、例えは第１１図の
サイリスタＴＱか最初に点弧すると、第５図に示す等価
回路のように、隣接するサイリスタＴ、のＮ２．Ｐ層に
、それぞれケート電流■ｇが流出入してサイリスタＴｊ
がターンオンする。そして以下ターンオン領域か素ｒの
全面に拡かる。また第・１図中の点線矢印の電流を流す
方向の電圧力＜ｊＪ［ｌえられたときには、例えば最も
点弧し易いサイリスタＴＩの最初の点弧によりサイリス
タＴ４かターンオンし、この領域か素子の全面に拡かる
動作を行って、両方向性２端子サイリスタとして動作す
るようにして、以下に説明するように保持電流【□の増
大を図ったものである。
即ち全導通状態における電子と正孔の釣合い状態を示す
部分図第６図において、■をサイリスタを流れている全
電流、ＴＫを短絡部分に流れている電流、α１．α、を
Ｎ、、ＰＮ２及びＰ７．Ｎ２゜Ｐ層の電流増幅率１ ｃ
ｏを接合漏れ電流とすると、Ｎ２層における電子と正孔
の釣合い（ｊ二（Ｉ ａｔ）（１−Ｈｚ ’） ＝α
ＮＩ−ＩＥＴＩＣ６Ｉｊ！ ｒ ｃ＋＝＋α、（１−−）＋α、）〕二Ｉ。０て与え
られる。−古本発明のような短絡部分のないサイリスタ
場合には公知のように Ｉ （１−（α、＋α、）＝−ｒｃ。
部分図第６図において、■をサイリスタを流れている全
電流、ＴＫを短絡部分に流れている電流、α１．α、を
Ｎ、、ＰＮ２及びＰ７．Ｎ２゜Ｐ層の電流増幅率１ ｃ
ｏを接合漏れ電流とすると、Ｎ２層における電子と正孔
の釣合い（ｊ二（Ｉ ａｔ）（１−Ｈｚ ’） ＝α
ＮＩ−ＩＥＴＩＣ６Ｉｊ！ ｒ ｃ＋＝＋α、（１−−）＋α、）〕二Ｉ。０て与え
られる。−古本発明のような短絡部分のないサイリスタ
場合には公知のように Ｉ （１−（α、＋α、）＝−ｒｃ。
となり、本発明の短絡構造においてはα、が（１＋Ｉｚ
／Ｔ）だけ低下し、しかもｌｘを大にすることができる
から、保持電流Ｉ Ｈ値を大にすることかできる。
／Ｔ）だけ低下し、しかもｌｘを大にすることができる
から、保持電流Ｉ Ｈ値を大にすることかできる。
（従来技術の問題点）
しかしこの提案された両方向性２＠子サイリスタは、以
上のように保持電流り、の増大には有効であるか、その
一方１．４を増大すると、これに伴い、第３図に示すタ
ーンオン移行領域の電流Ｉ８も増大する結果となる。そ
の結果ターンオンしにくくなり、雷サージ防護用として
用いた場合にはサージ耐量を低下することになる。即ち
サージ電流に対する耐量は第３図のターンオン移行領域
における電力損失と、−点における点弧か全ターンオン
面積に拡かるまでのスピードによって定まり、特に前者
によるところか大きい。従ってサージ耐量の低下を招く
ことになる。
上のように保持電流り、の増大には有効であるか、その
一方１．４を増大すると、これに伴い、第３図に示すタ
ーンオン移行領域の電流Ｉ８も増大する結果となる。そ
の結果ターンオンしにくくなり、雷サージ防護用として
用いた場合にはサージ耐量を低下することになる。即ち
サージ電流に対する耐量は第３図のターンオン移行領域
における電力損失と、−点における点弧か全ターンオン
面積に拡かるまでのスピードによって定まり、特に前者
によるところか大きい。従ってサージ耐量の低下を招く
ことになる。
（発明の目的）
本発明は保持電流の増大にもかかわらず、タンオン移行
領域電流の増大の防ぎつる構造を提供し、サージ耐量か
大きく、しかも遮断特性の良好な両方向性２端子サイリ
スタの実現を図ったものである。
領域電流の増大の防ぎつる構造を提供し、サージ耐量か
大きく、しかも遮断特性の良好な両方向性２端子サイリ
スタの実現を図ったものである。
（問題点を解決するための本発明の手段）本発明者の提
案による前記両方向性２端子サイリスタは、保４電流り
、の増大のため、素子全体を点弧しにくい構造にしたこ
とに相当する。
案による前記両方向性２端子サイリスタは、保４電流り
、の増大のため、素子全体を点弧しにくい構造にしたこ
とに相当する。
本発明は前記提案された素子の単位サイリスタの一部に
他の単位サイリスタに比して特にターンオンの容易な構
造をもたせる。また更に素子全面へのターンオン領域の
拡がり速度を速くするため、ターンオンの容易な構造を
サイリスタの中央部に設けることにより、保持電流Ｉ
ｎの増大にもとづくターンオン領域電流Ｉ８の増大の抑
制を図って、サージ耐量の低下の問題を解決したもので
、その実現に当たっては、例えば面構造によるもの、不
純物濃度の制御によるもの、主接合の耐圧によるものな
と、各種の具体的手段か考えられる。次に本発明の実施
例について説明する。
他の単位サイリスタに比して特にターンオンの容易な構
造をもたせる。また更に素子全面へのターンオン領域の
拡がり速度を速くするため、ターンオンの容易な構造を
サイリスタの中央部に設けることにより、保持電流Ｉ
ｎの増大にもとづくターンオン領域電流Ｉ８の増大の抑
制を図って、サージ耐量の低下の問題を解決したもので
、その実現に当たっては、例えば面構造によるもの、不
純物濃度の制御によるもの、主接合の耐圧によるものな
と、各種の具体的手段か考えられる。次に本発明の実施
例について説明する。
（実施例）
第７図（ａ）（ｂ）は面構造による手段の採用による本
発明の一実施例の平面図（電極絶縁膜などの図示を省略
）、そのＡ−Ａ’部矢視断面図である。この構造は素子
中央部のＮ２．Ｐ、Ｎ、、ＰＩ層によって形成される単
位サイリスタＴ、、Ｔ’、、Ｎ。
発明の一実施例の平面図（電極絶縁膜などの図示を省略
）、そのＡ−Ａ’部矢視断面図である。この構造は素子
中央部のＮ２．Ｐ、Ｎ、、ＰＩ層によって形成される単
位サイリスタＴ、、Ｔ’、、Ｎ。
ＰＮ２Ｐ２層によって形成される単位サイリスタＴ２．
Ｔ、の相隣合う角部において、表面に露呈するＮ１層と
Ｎ２層の面積を大とした部分Ｃを形成し、この部分Ｃに
おけるＮ１層とＮ２層の距離をｄ−ｄ’ だけ短くした
ものである。
Ｔ、の相隣合う角部において、表面に露呈するＮ１層と
Ｎ２層の面積を大とした部分Ｃを形成し、この部分Ｃに
おけるＮ１層とＮ２層の距離をｄ−ｄ’ だけ短くした
ものである。
このようにすれば例えば第７図（１））中の１の方向を
流す方向の電圧が印加されたとき、ターンオン移行領域
における電流■、は第７図（ｂｌに示すようにＣ領域に
集中して流れることから、Ｃ領域の電流密度か大となっ
て、同一電流■においてＣ領域の近傍の電流増幅率α、
を極めて大きくする。
流す方向の電圧が印加されたとき、ターンオン移行領域
における電流■、は第７図（ｂｌに示すようにＣ領域に
集中して流れることから、Ｃ領域の電流密度か大となっ
て、同一電流■においてＣ領域の近傍の電流増幅率α、
を極めて大きくする。
方接台Ｊ４の順バイアス即ちＮ２層の横方向抵抗にもと
つく電圧降下は、Ｃ領域に電流か集中することから、Ｐ
Ｉ、２２層の重なり幅ｄか小となった分を補って、Ｐ、
Ｎ、層の境界下に沿ってほぼ等しい値となる。その結果
９２層からの正孔の注入により、電流は第７図（１））
中の１１のようにほぼ均一に分布するこのため電流増幅
率α２．α、の位置分布は第８図の実線図示の如くなり
（図中点線はＣ領域のない場合）、ターンオン条件を示
すα、十α、は、Ｃ領域の近傍に強制的に局限されて最
大となって、等価的にベース幅を小としてターンオンを
容易とする。また初期点弧位置も中央矢印のＣ領域に強
制的に局限される。従って保持電流を大としてもターン
オン領域電流■８の増大を防ぐことかできる。
つく電圧降下は、Ｃ領域に電流か集中することから、Ｐ
Ｉ、２２層の重なり幅ｄか小となった分を補って、Ｐ、
Ｎ、層の境界下に沿ってほぼ等しい値となる。その結果
９２層からの正孔の注入により、電流は第７図（１））
中の１１のようにほぼ均一に分布するこのため電流増幅
率α２．α、の位置分布は第８図の実線図示の如くなり
（図中点線はＣ領域のない場合）、ターンオン条件を示
すα、十α、は、Ｃ領域の近傍に強制的に局限されて最
大となって、等価的にベース幅を小としてターンオンを
容易とする。また初期点弧位置も中央矢印のＣ領域に強
制的に局限される。従って保持電流を大としてもターン
オン領域電流■８の増大を防ぐことかできる。
第９図は不純物濃度の制御による本発明の実施例の部分
平面図（電極なとの図示を省略）、そのＡ−Ａ’部矢視
断面図、不純物濃度分布図であって、コノ例では第９図
（ａ）（ｂ）のようにＰ、、２２層の幅ｄの重なり部分
の近傍のＰ、、Ｐ２層中に第９図（Ｃ）（ａ） （図中
点線はＣ領域以外の部分）のように不純物濃度を局部的
に大きくした部分Ｃ領域をそれぞれ設けたものである。
平面図（電極なとの図示を省略）、そのＡ−Ａ’部矢視
断面図、不純物濃度分布図であって、コノ例では第９図
（ａ）（ｂ）のようにＰ、、２２層の幅ｄの重なり部分
の近傍のＰ、、Ｐ２層中に第９図（Ｃ）（ａ） （図中
点線はＣ領域以外の部分）のように不純物濃度を局部的
に大きくした部分Ｃ領域をそれぞれ設けたものである。
このようにすれば第９図（ｂｌ中の電流Ｉを流す方向の
電圧が印加されたとき、Ｎ、、Ｐ、Ｎ２層の横方向抵抗
は不変であるにもかかわらず、２２層の不純物濃度か大
であるため、ターンオン移行領域電流Ｉ、に対するＰ２
＋Ｎ２．Ｐトランジスタの電流増幅率は大となる。
電圧が印加されたとき、Ｎ、、Ｐ、Ｎ２層の横方向抵抗
は不変であるにもかかわらず、２２層の不純物濃度か大
であるため、ターンオン移行領域電流Ｉ、に対するＰ２
＋Ｎ２．Ｐトランジスタの電流増幅率は大となる。
その結果電流増幅率α、の従来分布は第１Ｏ図の横方向
距離と電流増幅率の関係図中の実線図示のようになり（
図中点線Ｃ領域の無い場合）、ターンオン条件を示すα
、＋α、は、Ｃ領域の近傍に強制的に局限されて等価的
にベース幅を小とする。
距離と電流増幅率の関係図中の実線図示のようになり（
図中点線Ｃ領域の無い場合）、ターンオン条件を示すα
、＋α、は、Ｃ領域の近傍に強制的に局限されて等価的
にベース幅を小とする。
このためターンオンし易くなるのでＩＳを小さくてき、
しかも初期点弧位置も中央部に局限されるのでターンオ
ン領域の全面への広かりか速くなる。
しかも初期点弧位置も中央部に局限されるのでターンオ
ン領域の全面への広かりか速くなる。
第１１図はベース幅制御による本発明の実施例の０
断面図てあって、前記第１０図における不純物濃度を局
部的に大きくした部分の対応位置のＰ、、Ｐ２層に突出
部を設けて、Ｃ領域部を形成したもので、第１２図の断
面図のようにＰｌ、Ｐ２層の重なり部の全長に突出部を
設けてＣ領域部を形成してもよい。なおこの作動につい
ては第９図の実施例と同様であるので説明を省略する。
部的に大きくした部分の対応位置のＰ、、Ｐ２層に突出
部を設けて、Ｃ領域部を形成したもので、第１２図の断
面図のようにＰｌ、Ｐ２層の重なり部の全長に突出部を
設けてＣ領域部を形成してもよい。なおこの作動につい
ては第９図の実施例と同様であるので説明を省略する。
なお以上の例の外、例えば中央部の耐圧を低くするよう
に設計することによっても目的を達成てきる。
に設計することによっても目的を達成てきる。
なお以上ではＰＮＰＮＰ導電型のものについて説明した
か、ＮＰＮＰＮＰＮ型型のものにも同様に適用てきる。
か、ＮＰＮＰＮＰＮ型型のものにも同様に適用てきる。
（発明の効果）
以上の説明から明らかなように本発明によれば、大きな
サージ耐量と良好な遮断特性をもった電子回路のサージ
防護に好適する両方向性２＠子サイリスタを提供できる
。
サージ耐量と良好な遮断特性をもった電子回路のサージ
防護に好適する両方向性２＠子サイリスタを提供できる
。
第１図は従来の両方向性２端子サイリスタ説明図、第２
図は両方向性２端子サイリスタによるサージ防護回路、
第３図は両方向性２端子サイリスタの電圧−電流特性図
、第４図、第５図、第６図は保持電流を大として遮断特
性を向上した本発明者提案の両方向性２端子サイリスク
の説明図、第７図、第８図、第９図、第１Ｏ図、第１Ｉ
図、第１２図は本発明の詳細な説明図である。
図は両方向性２端子サイリスタによるサージ防護回路、
第３図は両方向性２端子サイリスタの電圧−電流特性図
、第４図、第５図、第６図は保持電流を大として遮断特
性を向上した本発明者提案の両方向性２端子サイリスク
の説明図、第７図、第８図、第９図、第１Ｏ図、第１Ｉ
図、第１２図は本発明の詳細な説明図である。
Claims (2)
- （１）Ｐ（Ｎ）型半導体共通基板の両面に、それぞれＮ
（Ｐ）ベースとＰ（Ｎ）エミッタを設けると共に、前記
Ｎ（Ｐ）ベースの一部が複数箇所において前記Ｐ（Ｎ）
エミッタを突き抜けて表面に露出し、かつその一面の露
出領域が他面の露出領域と交互に配置し、前記各面のＰ
（Ｎ）エミッタとＮ（Ｐ）ベース領域とを短絡してそれ
ぞれ一つの電極を構成するようにした電極間に複数個の
ＰＮＰＮＰ（ＮＰＮＰＮ）を単位サイリスタをもたせた
両方向性２端子サイリスタにおいて、前記単位サイリス
タの一部にターンオン容易な構造をもたせたことを特徴
とする両方向性２端子サイリスタ。 - （２）特許請求の範囲第１項において、中央部の単位サ
イリスタに実質的にベース幅を小とした部分を設けたこ
とを特徴とする両方向性２端子サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035769A JPH0685437B2 (ja) | 1990-02-16 | 1990-02-16 | 両方向性２端子サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035769A JPH0685437B2 (ja) | 1990-02-16 | 1990-02-16 | 両方向性２端子サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239367A true JPH03239367A (ja) | 1991-10-24 |
| JPH0685437B2 JPH0685437B2 (ja) | 1994-10-26 |
Family
ID=12451076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035769A Expired - Fee Related JPH0685437B2 (ja) | 1990-02-16 | 1990-02-16 | 両方向性２端子サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685437B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314781A (ja) * | 1992-03-27 | 1994-11-08 | Agency Of Ind Science & Technol | サージ防護デバイス |
| US5473170A (en) * | 1991-11-15 | 1995-12-05 | Sgs-Thomson Microelectronics, S.A. | Semiconductor protection component |
| WO1997023025A1 (fr) * | 1995-12-18 | 1997-06-26 | Mitsubishi Materials Corporation | Limiteur de surtension |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461564U (ja) * | 1977-10-07 | 1979-04-28 | ||
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS54145484A (en) * | 1978-05-06 | 1979-11-13 | Mitsubishi Electric Corp | Two-way thyristor |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS58188161A (ja) * | 1982-04-27 | 1983-11-02 | Nec Corp | トライアツク |
| JPS58201359A (ja) * | 1982-05-19 | 1983-11-24 | Nec Corp | 双方向性半導体装置 |
| JPS59132167A (ja) * | 1983-01-18 | 1984-07-30 | Toshiba Corp | 半導体装置 |
| JPH01171273A (ja) * | 1987-12-25 | 1989-07-06 | Fuji Electric Co Ltd | 双方向性半導体スイッチング素子 |
-
1990
- 1990-02-16 JP JP2035769A patent/JPH0685437B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461564U (ja) * | 1977-10-07 | 1979-04-28 | ||
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS54145484A (en) * | 1978-05-06 | 1979-11-13 | Mitsubishi Electric Corp | Two-way thyristor |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS58188161A (ja) * | 1982-04-27 | 1983-11-02 | Nec Corp | トライアツク |
| JPS58201359A (ja) * | 1982-05-19 | 1983-11-24 | Nec Corp | 双方向性半導体装置 |
| JPS59132167A (ja) * | 1983-01-18 | 1984-07-30 | Toshiba Corp | 半導体装置 |
| JPH01171273A (ja) * | 1987-12-25 | 1989-07-06 | Fuji Electric Co Ltd | 双方向性半導体スイッチング素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473170A (en) * | 1991-11-15 | 1995-12-05 | Sgs-Thomson Microelectronics, S.A. | Semiconductor protection component |
| US5719413A (en) * | 1991-11-15 | 1998-02-17 | Sgs-Thomson Microelectronics S.A. | Gateless thyristor combining high and low density regions of emitter shorts |
| JPH06314781A (ja) * | 1992-03-27 | 1994-11-08 | Agency Of Ind Science & Technol | サージ防護デバイス |
| WO1997023025A1 (fr) * | 1995-12-18 | 1997-06-26 | Mitsubishi Materials Corporation | Limiteur de surtension |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685437B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| EP0014098B1 (en) | Gate turn-off thyristor | |
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| JPS6358376B2 (ja) | ||
| JPH0138381B2 (ja) | ||
| US4607273A (en) | Power semiconductor device | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| US4291325A (en) | Dual gate controlled thyristor with highly doped cathode base grid covered with high resistivity base layer | |
| US4063270A (en) | Semiconductor controlled rectifier device having amplifying gate structure | |
| JPH03239367A (ja) | 両方向性２端子サイリスタ | |
| JP3142617B2 (ja) | サージ防護素子 | |
| US3914783A (en) | Multi-layer semiconductor device | |
| US4646122A (en) | Semiconductor device with floating remote gate turn-off means | |
| JPS6364907B2 (ja) | ||
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP2724898B2 (ja) | 両方向性２端子サイリスタ | |
| JP2650180B2 (ja) | ２方向性２端子サイリスタ | |
| JP3046423B2 (ja) | サージ防護素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH0715992B2 (ja) | 双方向性２端子サイリスタ | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| JPH09148559A (ja) | ２方向性２端子サイリスタ | |
| JPS6043671B2 (ja) | 双方向性半導体装置 | |
| JPH01235272A (ja) | 半導体装置 | |
| JPS6362908B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |