JPS6043671B2 - 双方向性半導体装置 - Google Patents
双方向性半導体装置Info
- Publication number
- JPS6043671B2 JPS6043671B2 JP67979A JP67979A JPS6043671B2 JP S6043671 B2 JPS6043671 B2 JP S6043671B2 JP 67979 A JP67979 A JP 67979A JP 67979 A JP67979 A JP 67979A JP S6043671 B2 JPS6043671 B2 JP S6043671B2
- Authority
- JP
- Japan
- Prior art keywords
- outer layer
- layer
- electrode
- exposed surface
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002457 bidirectional effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、双方向性半導体装置に関し、特に導電形が交
互に異なる５層の交流用スイッチング半導体素子（以下
、トライアツクと略称する）の構造に関するものである
。
互に異なる５層の交流用スイッチング半導体素子（以下
、トライアツクと略称する）の構造に関するものである
。
交流用双方向性スイッチング素子として、ｎ一ｐ−ｎ−
ｐ−ｎ５層構造のトライアツクは、第１図に示すように
、一方の主電極Ｔｌと接続するｎエミッタ（以下、ｎＥ
、と略称する）、さらに別の主電極Ｔ２と接続するｎエ
ミッタ（ｎＥ０）、およびＧ電極と接続するｎエミッタ
（ｎＥａ）の３つのｎエミッタを備え、以下の４つの点
弧モードを有している。
ｐ−ｎ５層構造のトライアツクは、第１図に示すように
、一方の主電極Ｔｌと接続するｎエミッタ（以下、ｎＥ
、と略称する）、さらに別の主電極Ｔ２と接続するｎエ
ミッタ（ｎＥ０）、およびＧ電極と接続するｎエミッタ
（ｎＥａ）の３つのｎエミッタを備え、以下の４つの点
弧モードを有している。
（１）Ｔ２がＴ１に対して正のバイアス、かつＧがＴ１
に対し正のバイアス（１Ｑ（＋）モード）。
に対し正のバイアス（１Ｑ（＋）モード）。
（２）Ｔ２がＴ１に対して正のバイアス、かつＧがＴェ
に対し負のバイアス（１Ｑ（−）モード）。（３）Ｔ２
がＴ１に対して負のバイアス、かつＧがＴ１に対し正の
バイアス（３Ｑ（＋）モード）。（４）Ｔ２がＴ１に対
して負のバイアス、かつＧがＴ２に対し負のバイアス（
３Ｑ（−）モード）。上記の各点弧モードのメカニズム
を第２図を用いて詳述する。第２図Ａ，Ｂはそれぞれ１
Ｑ（＋）、１Ｑ（一）、第２図Ｃ，Ｄはそれぞれ澱（＋
）、３Ｑ（一）の点弧のメカニズムを示す摸式図であり
、図中、点線はエレクトロンの動きを、および実線はホ
ールの動きを示し、エレクトロンの注入の順序を１，２
で示す。１Ｑ（＋）、１Ｑ（−）の点弧は次のように行
なわれる。
に対し負のバイアス（１Ｑ（−）モード）。（３）Ｔ２
がＴ１に対して負のバイアス、かつＧがＴ１に対し正の
バイアス（３Ｑ（＋）モード）。（４）Ｔ２がＴ１に対
して負のバイアス、かつＧがＴ２に対し負のバイアス（
３Ｑ（−）モード）。上記の各点弧モードのメカニズム
を第２図を用いて詳述する。第２図Ａ，Ｂはそれぞれ１
Ｑ（＋）、１Ｑ（一）、第２図Ｃ，Ｄはそれぞれ澱（＋
）、３Ｑ（一）の点弧のメカニズムを示す摸式図であり
、図中、点線はエレクトロンの動きを、および実線はホ
ールの動きを示し、エレクトロンの注入の順序を１，２
で示す。１Ｑ（＋）、１Ｑ（−）の点弧は次のように行
なわれる。
すなわち、ＧからＴ１電極、またはＴ１からＧ電極へ通
流するゲート電流によりｐベース層内に電位降下が発生
し、その電位降下によりＮＥｌまたはＮＥＣからｐベー
ス層ヘエレクトロンが注入されるこのエレクトロンがｎ
ベース層へ達し、ｎベース層の電位を下げてｐエミッタ
からのホールの注入を促し、最終的にはＴ２からＴ１へ
の主電流通流状態に達する。一方、３Ｑ（＋）、３Ｑ（
−）の点弧は、次のように行なわれる。
流するゲート電流によりｐベース層内に電位降下が発生
し、その電位降下によりＮＥｌまたはＮＥＣからｐベー
ス層ヘエレクトロンが注入されるこのエレクトロンがｎ
ベース層へ達し、ｎベース層の電位を下げてｐエミッタ
からのホールの注入を促し、最終的にはＴ２からＴ１へ
の主電流通流状態に達する。一方、３Ｑ（＋）、３Ｑ（
−）の点弧は、次のように行なわれる。
すなわち、１Ｑのモードと同じく、ゲート電流によりｐ
ベース層内に電位降下が発生し、ＮＥｌまたはｎεｃか
らｐベース層ヘエレクトロンが注入され、このエレクト
ロンによりｎベース層の電位が下がり、ｐベース層から
ｎベース層へのホールの注入を促す。このホールは、ｎ
ベース層を通り、ｐエミッタ層、Ｔ２電極へ達するので
あるが、この間、ｐエミッタ層内に電位降下を生ぜしめ
、これによりＮ。２からエレクトロンの注入を促し、最
終的にはＴ１からＴ２への主電流通流状態に達する。
ベース層内に電位降下が発生し、ＮＥｌまたはｎεｃか
らｐベース層ヘエレクトロンが注入され、このエレクト
ロンによりｎベース層の電位が下がり、ｐベース層から
ｎベース層へのホールの注入を促す。このホールは、ｎ
ベース層を通り、ｐエミッタ層、Ｔ２電極へ達するので
あるが、この間、ｐエミッタ層内に電位降下を生ぜしめ
、これによりＮ。２からエレクトロンの注入を促し、最
終的にはＴ１からＴ２への主電流通流状態に達する。
以上の説明により、４つのモードにおける点弧を容易に
するためには、（１）１Ｑ，３Ｑのいずれの点弧モード
であつても、先ず、ゲート電流によりｐベース層内に電
位降下を生じ易いパターン配置とすること、および（２
）３Ｑのモードで点弧させるため、一部ＮＥ２とＮＥｌ
が重なる部分のあるパターン配置とすること、の２点が
必要であることがわかる。
するためには、（１）１Ｑ，３Ｑのいずれの点弧モード
であつても、先ず、ゲート電流によりｐベース層内に電
位降下を生じ易いパターン配置とすること、および（２
）３Ｑのモードで点弧させるため、一部ＮＥ２とＮＥｌ
が重なる部分のあるパターン配置とすること、の２点が
必要であることがわかる。
このようなトライアツクの典型的パターンを第３図に示
す。
す。
この図は、Ｔ１電極側からみたパターン配置であり、Ｎ
Ｅ２は点線で示されている。なお、第２図Ａ，Ｂ，Ｃ，
Ｄは、第３図において各相当符号を結ぶ一点鎖線に沿つ
た断面を示したものである。トライアツクのパターンと
して、第３図のものの他、ゲート電極をペレット中央に
配置したパターン等があるが、動作原理は全く同じであ
るので、以下、第３図に基づいて説明する。第３図にお
いては、上述の２つの要件を満たすため、ＮＯｌとＮＥ
２の重なつた領域３１が存在する。一方、トライアツク
で制御する負荷が容量性、または誘導性負荷の場合、電
流、電圧の位相のずれにより、一方向の電流がゼロとな
つたとき、反対方向に高い電圧（最大で電源電圧のピー
ク値）が瞬時に印加され、このときのＤＶ／Ｄｔにより
、電圧印加方向にゲート電流の通電なしで誤点弧する場
合がある。このＤＶ／Ｄｔの最大値を転流ＤＶ／Ｄｔと
称するが、第３図に示す如くＮＩＣｌ，ｎＯ２の重なる
領域が存在すると、一方から注入されたエレクトロンが
、主電流がゼロとなつても半導体基体内でそのライフタ
イムの期間残存し、かかる状態に高い電圧が瞬時に印加
されると、この残存エレクトロンにより、電圧印加方向
への誤点弧を促進することとなり、転流ＤＶ／Ｄｔ耐量
を低下させる最大の原因となる。本発明の目的は、上記
４つのモードの点弧特性・を損なうことなく、ＮＥｌと
ｎε２の重なる部分のない、転流ｄ■／Ｄｔ特性の優れ
たトライアツクを有する半導体装置を提供することにあ
る。
Ｅ２は点線で示されている。なお、第２図Ａ，Ｂ，Ｃ，
Ｄは、第３図において各相当符号を結ぶ一点鎖線に沿つ
た断面を示したものである。トライアツクのパターンと
して、第３図のものの他、ゲート電極をペレット中央に
配置したパターン等があるが、動作原理は全く同じであ
るので、以下、第３図に基づいて説明する。第３図にお
いては、上述の２つの要件を満たすため、ＮＯｌとＮＥ
２の重なつた領域３１が存在する。一方、トライアツク
で制御する負荷が容量性、または誘導性負荷の場合、電
流、電圧の位相のずれにより、一方向の電流がゼロとな
つたとき、反対方向に高い電圧（最大で電源電圧のピー
ク値）が瞬時に印加され、このときのＤＶ／Ｄｔにより
、電圧印加方向にゲート電流の通電なしで誤点弧する場
合がある。このＤＶ／Ｄｔの最大値を転流ＤＶ／Ｄｔと
称するが、第３図に示す如くＮＩＣｌ，ｎＯ２の重なる
領域が存在すると、一方から注入されたエレクトロンが
、主電流がゼロとなつても半導体基体内でそのライフタ
イムの期間残存し、かかる状態に高い電圧が瞬時に印加
されると、この残存エレクトロンにより、電圧印加方向
への誤点弧を促進することとなり、転流ＤＶ／Ｄｔ耐量
を低下させる最大の原因となる。本発明の目的は、上記
４つのモードの点弧特性・を損なうことなく、ＮＥｌと
ｎε２の重なる部分のない、転流ｄ■／Ｄｔ特性の優れ
たトライアツクを有する半導体装置を提供することにあ
る。
本発明は、第３図の？来のトライアツク構造においてＮ
。
。
，が果す役割、すなわち１主電流通流の・エミッタ、２
ｐベース層中に電位降下を生じさせるようなゲート電流
通流バスの制限およびこの電位降下によるターンオン初
期でのエレクトロン注入エミッタ、の２つの役割をそれ
ぞれ独立に分離することにより、点弧特性と転流ＤＶ／
Ｄｔ特性のノ相矛盾した２つの特性を同時に向上させる
ものである。以下、本発明を第４図および第５図により
さらに詳細に説明する。
ｐベース層中に電位降下を生じさせるようなゲート電流
通流バスの制限およびこの電位降下によるターンオン初
期でのエレクトロン注入エミッタ、の２つの役割をそれ
ぞれ独立に分離することにより、点弧特性と転流ＤＶ／
Ｄｔ特性のノ相矛盾した２つの特性を同時に向上させる
ものである。以下、本発明を第４図および第５図により
さらに詳細に説明する。
第４図は、本発明の実施例を示すトライアツクのＴ１電
極側からみたパターン配置図である。この実施例におい
ては、第３図のＮＥｌはそれぞれ独立したｎε１，ｎＢ
＾の２つに分離され、またＴ，はＴ１とＴＡとに分離さ
れている。また、このＴ＾は外部端子と結線されず、浮
遊電位を有している。第４図の構成における４つのモー
ドでの点弧のメカニズムを第２図と同様にして第５図Ａ
，Ｂ，Ｃ，Ｄに示す。
極側からみたパターン配置図である。この実施例におい
ては、第３図のＮＥｌはそれぞれ独立したｎε１，ｎＢ
＾の２つに分離され、またＴ，はＴ１とＴＡとに分離さ
れている。また、このＴ＾は外部端子と結線されず、浮
遊電位を有している。第４図の構成における４つのモー
ドでの点弧のメカニズムを第２図と同様にして第５図Ａ
，Ｂ，Ｃ，Ｄに示す。
このトライアツク構造は、導電形が交互に異なる複数の
ＰＮ接合を形成している５層、すなわちＮＥｌ，ｐＢ９
ｎＢ９ＰＥｌｌ９ｎＢ２の各層を具備する半導体基体と
、該基体の一方の外側層ＮＯｌと該外側層に隣接する第
１の中間層ＰＢの露出表面とに接触して設けられた第１
電極Ｔ１と、上記外側層ＮＯｌと同一導電形を有する第
２の外側層ＮＥＣと上記第１の中間層ＰＢの露出表面と
に接触して設けられたゲート電極Ｇと、上記外側層Ｎ。
ｌと第２の外側層Ｎ５。の間に設けられた第３の外側層
Ｎ５９と、該第３の外側層と第１の中間層の露出表面と
に接触して設けられた補助電極ＴＡとを有し、さらに上
記基体の他方の外側層ＮＴ：ニ２が一方の外側層ＮＥｌ
と重らず、かつ第２の外側層ＮＥＣおよび第３の外側層
ＮＯぇの少なくともその一部が重なつて配置されており
、また該他方の外側層ＮＥ２と隣接する第２の中間層Ｐ
。の露出表面とに接触して第２の電極Ｔ２が形成されて
おり、而して上記ゲート電極Ｇを第１電極Ｔ１間に順、
逆方向にゲート電流を流すことにより流制御可能にした
ものである。第５図に示すように、１Ｑ，３Ｑ共に最初
のエレクトロンの注入はＮＥＡまたはＮＥＣから発生す
る。
ＰＮ接合を形成している５層、すなわちＮＥｌ，ｐＢ９
ｎＢ９ＰＥｌｌ９ｎＢ２の各層を具備する半導体基体と
、該基体の一方の外側層ＮＯｌと該外側層に隣接する第
１の中間層ＰＢの露出表面とに接触して設けられた第１
電極Ｔ１と、上記外側層ＮＯｌと同一導電形を有する第
２の外側層ＮＥＣと上記第１の中間層ＰＢの露出表面と
に接触して設けられたゲート電極Ｇと、上記外側層Ｎ。
ｌと第２の外側層Ｎ５。の間に設けられた第３の外側層
Ｎ５９と、該第３の外側層と第１の中間層の露出表面と
に接触して設けられた補助電極ＴＡとを有し、さらに上
記基体の他方の外側層ＮＴ：ニ２が一方の外側層ＮＥｌ
と重らず、かつ第２の外側層ＮＥＣおよび第３の外側層
ＮＯぇの少なくともその一部が重なつて配置されており
、また該他方の外側層ＮＥ２と隣接する第２の中間層Ｐ
。の露出表面とに接触して第２の電極Ｔ２が形成されて
おり、而して上記ゲート電極Ｇを第１電極Ｔ１間に順、
逆方向にゲート電流を流すことにより流制御可能にした
ものである。第５図に示すように、１Ｑ，３Ｑ共に最初
のエレクトロンの注入はＮＥＡまたはＮＥＣから発生す
る。
このため、主電流の通流するＮ８ｌとＮ。２が重なる必
要性は全くなく、かつＮＥｌまたはＮＥ２を通し主電流
が通流し始めるとＮＩｌｌ：Ａ，ｎＩＣＣからのエレク
トロンの注入はゼロとなる。
要性は全くなく、かつＮＥｌまたはＮＥ２を通し主電流
が通流し始めるとＮＩｌｌ：Ａ，ｎＩＣＣからのエレク
トロンの注入はゼロとなる。
また、ｐベース層内のゲート電流による電位降下は、Ｎ
ｌｌ：１と独立にＮＴ：＾とＮ。ｃおよびゲート電極を
配置することにより容易に達成される。このため、点弧
特性と全く独立にＮｌｌｌ：１とＮＥ２の相対配置を決
定して〜ＮＥｌとＮＥ２間に必要十分な分離領域を設け
ることができ、点弧特性の向上と独立に転流ｄ■／Ｄｔ
特性の向上を図ることができる。なお、本発明は、第４
図の配置に限定されるものでなく、ゲート電極をチップ
中央に配置した、いわゆるセンターゲート方式に対して
も全く同様に適用することができる。
ｌｌ：１と独立にＮＴ：＾とＮ。ｃおよびゲート電極を
配置することにより容易に達成される。このため、点弧
特性と全く独立にＮｌｌｌ：１とＮＥ２の相対配置を決
定して〜ＮＥｌとＮＥ２間に必要十分な分離領域を設け
ることができ、点弧特性の向上と独立に転流ｄ■／Ｄｔ
特性の向上を図ることができる。なお、本発明は、第４
図の配置に限定されるものでなく、ゲート電極をチップ
中央に配置した、いわゆるセンターゲート方式に対して
も全く同様に適用することができる。
また、第６図および第７図に示すように、ＮＴＥ．ｌと
Ｎ８Ａは、全く分離されなくとも、主電流がＮＯｌを介
し通流したとき、ＮＥＡからのエレクトロンの注入が止
まる程度の抵抗層（例えば第６図におけるＮＯｌ，ｎＴ
：Ａ接続高抵抗ｎ型層６１、または第７図におけるＴｌ
，ＴＡ接続高抵抗層７１）を介して接続するように配置
することも可能である。
Ｎ８Ａは、全く分離されなくとも、主電流がＮＯｌを介
し通流したとき、ＮＥＡからのエレクトロンの注入が止
まる程度の抵抗層（例えば第６図におけるＮＯｌ，ｎＴ
：Ａ接続高抵抗ｎ型層６１、または第７図におけるＴｌ
，ＴＡ接続高抵抗層７１）を介して接続するように配置
することも可能である。
本発明を３０Ａ級トライアツクに適用したところ、従来
と全く同等の点弧特性を有し、かつ転流ＤＶ／Ｄｔが２
倍のトライアツクを得た。なお、上記転流ＤＶ／Ｄｔ特
性の向上の倍率は、全く分離領域の設定によつてのみ、
他の特性と独立に設計し得るものであり、上記２倍とい
う数値はその一例に過ぎないことを留意すべきである。
さらに本発明においては、１Ｑの点弧モードに果すＮ。
と全く同等の点弧特性を有し、かつ転流ＤＶ／Ｄｔが２
倍のトライアツクを得た。なお、上記転流ＤＶ／Ｄｔ特
性の向上の倍率は、全く分離領域の設定によつてのみ、
他の特性と独立に設計し得るものであり、上記２倍とい
う数値はその一例に過ぎないことを留意すべきである。
さらに本発明においては、１Ｑの点弧モードに果すＮ。
Ａ，ＴＡの、公知の増巾ゲートとしての役割により、１
Ｑ側のスイッチングパワーが向上するという効果も得ら
れる。以上、本発明によれば、Ｎ６ｌとＮＥ２の重なる
部分のない、転流ＤＶ／Ｄｔ特性の優れた双方向性半導
体装置を得ることができる。
Ｑ側のスイッチングパワーが向上するという効果も得ら
れる。以上、本発明によれば、Ｎ６ｌとＮＥ２の重なる
部分のない、転流ＤＶ／Ｄｔ特性の優れた双方向性半導
体装置を得ることができる。
第１図は、従来のトライアツクの断面図、第２図は、そ
の点弧機構を示す模式図、第３図は、そのパターン図、
第４図は、本発明の一実施例を示すパターン図、第５図
は、その点弧機構を示す模式図、第６図および第７図は
、それぞれ本発明の・他の実施例のパターン図を示す。
の点弧機構を示す模式図、第３図は、そのパターン図、
第４図は、本発明の一実施例を示すパターン図、第５図
は、その点弧機構を示す模式図、第６図および第７図は
、それぞれ本発明の・他の実施例のパターン図を示す。
Claims (1)
- 【特許請求の範囲】 １ 導電形が交互に異なる複数のＰＮ接合を形成してい
る５層を具備する半導体基体と、該基体の一方の外側層
と該外側層に隣接する第１の中間層の露出表面とに接触
して設けられた第１電極と、上記外側層と同一導電形を
有する第２の外側層と上記第１の中間層の露出表面とに
接触して設けられたゲート電極と、上記外側層と第２の
外側層の間に設けられた第３の外側層と第１の中間層の
露出表面とに接触して設けられた補助電極とを有し、さ
らに上記基体の他方の外側層が、一方の外側層と重らず
、第２の外側層および第３の外側層の少なくとも一部に
重なつて配置されており、また該他方の外側層とこれに
隣接する第２の中間層の露出表面とに接触して第２の電
極が形成されており、上記ゲート電極と第１電極間に順
、逆方向にゲート電流を流すことにより、電流制御可能
にしたことを特徴とする双方向性半導体装置。 ２ 特許請求の範囲第１項において、第１の外側層と第
３の外側層とは、同導電型の高抵抗層により接続されて
いることを特徴とする双方向性半導体装置。 ３ 特許請求の範囲第１項において、第３の外側層と一
方の外側層との間の横方向抵抗を低減するために、第３
の外側層と第１の中間層の露出表面とを金層被膜を介し
て接触させたことを特徴とする双方向性半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP67979A JPS6043671B2 (ja) | 1979-01-10 | 1979-01-10 | 双方向性半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP67979A JPS6043671B2 (ja) | 1979-01-10 | 1979-01-10 | 双方向性半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5593263A JPS5593263A (en) | 1980-07-15 |
| JPS6043671B2 true JPS6043671B2 (ja) | 1985-09-30 |
Family
ID=11480432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP67979A Expired JPS6043671B2 (ja) | 1979-01-10 | 1979-01-10 | 双方向性半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043671B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691247B2 (ja) * | 1984-05-23 | 1994-11-14 | 株式会社東芝 | 双方向性半導体装置 |
| JPH01286465A (ja) * | 1988-05-13 | 1989-11-17 | Toshiba Corp | 双方向制御整流半導体装置 |
-
1979
- 1979-01-10 JP JP67979A patent/JPS6043671B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5593263A (en) | 1980-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534834B2 (ja) | ||
| EP0008535B1 (en) | A gate controlled semiconductor device | |
| JPH0138381B2 (ja) | ||
| JPS6074677A (ja) | 複合型サイリスタ | |
| JPH04196359A (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| JPS6043671B2 (ja) | 双方向性半導体装置 | |
| US3943548A (en) | Semiconductor controlled rectifier | |
| US4646122A (en) | Semiconductor device with floating remote gate turn-off means | |
| US4114178A (en) | Semiconductor controlled rectifier having an auxiliary region with localized low resistance paths to the control gate | |
| JP2018137392A (ja) | 半導体装置 | |
| JP5446103B2 (ja) | 双方向サイリスタ | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JPH0691247B2 (ja) | 双方向性半導体装置 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
| JPS583388B2 (ja) | ハンドウタイソウチ | |
| JPS58188161A (ja) | トライアツク | |
| JPS584827B2 (ja) | サイリスタ | |
| JPH01270352A (ja) | ゲートターンオフサイリスタおよびその駆動方法 | |
| JPH0136262B2 (ja) | ||
| JPH025307B2 (ja) | ||
| JPS6348135Y2 (ja) | ||
| JPH025544Y2 (ja) |