JP3046423B2 - サージ防護素子 - Google Patents
サージ防護素子Info
- Publication number
- JP3046423B2 JP3046423B2 JP3289419A JP28941991A JP3046423B2 JP 3046423 B2 JP3046423 B2 JP 3046423B2 JP 3289419 A JP3289419 A JP 3289419A JP 28941991 A JP28941991 A JP 28941991A JP 3046423 B2 JP3046423 B2 JP 3046423B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- base
- exposed
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は遮断性能にすぐれ、しか
も製造容易な両方向のサイリスタ型サージ防護素子に関
するものである。
も製造容易な両方向のサイリスタ型サージ防護素子に関
するものである。
【０００２】
【従来の技術】図２（ａ）に示すＰＮＰＮ層からなる基
本構造をもち、図２（ｂ）に示す電流特性をもつ一方向
のサイリスタ型サージ防護素子、或いは一方向サイリス
タ防護素子を複合した図２（ｃ）に示すＰＮＰＮＰ層か
らなる基本構造をもつ両方向のサイリスタ型サージ防護
素子は、小型安価であるなどから、通信回路などの弱電
回路のサージ防護用としてよく使用されている。この防
護素子は例えば一方向の場合２箇の素子を逆並列接続し
たものＺを、基本動作回路図を示す図３のように被保護
回路Ｇの両端間に接続して使用され、例えば図２（ｂ）
に示すサージ防護素子ＺのＶBOを越える電圧値をもつサ
ージＳが線路に侵入したとき、直ちにオンして被保護回
路Ｇの保護を行うものである。しかしこの場合サージ防
護素子Ｚはサージ電流の通過後、電源電圧Ｅ0 により流
される電流を直ちに遮断して、サージ侵入前の状態に戻
ることが必要である。そのためには公知のように防護素
子Ｚの保持電流ＩH が ＩH ＞Ｅ0 ／Ｒ ただしＲ：回路インピーダンス、Ｅ0 ：電源電圧 の関係を満足し、しかも迅速な遮断性能を得るためには
保持電流ＩH が大であることが求められる。ところで保
持電流ＩH は従来から知られているように、例えば図２
（ａ）により説明した一方向のサイリスタ型サージ防護
素子のＮベースとＰエミッタ領域の構造、およびこれら
各領域の不純物濃度や厚みなどの選定により大にするこ
とが可能である。しかし一方この方法による保持電流Ｉ
H の増大は、同時にサージ電流容量を小にする結果をも
たらし、両者はトレードオフの関係となる。従って双方
を同時に満足させることは必ずしも容易ではなく、しか
も不純物濃度の制御などを必要とするため製造も難し
い。そこでその対策として図４（ａ）（ｂ）に示す電極
を除いた上面図と、そのＡ−Ａ’部矢視断面図の構成を
もつ素子が提案された。この素子は共通Ｐ型半導体基板
の一面に設けたＮ1 ベース領域が、複数箇所においてＰ
1 エミッタ領域を突き抜けて表面に露呈するようにする
と共に、この露出Ｎ1 ベース領域Ｓ1 とＰ1エミッタ領
域とを、金属電極Ｔ1 により短絡した構造をもつサージ
防護素子である。
本構造をもち、図２（ｂ）に示す電流特性をもつ一方向
のサイリスタ型サージ防護素子、或いは一方向サイリス
タ防護素子を複合した図２（ｃ）に示すＰＮＰＮＰ層か
らなる基本構造をもつ両方向のサイリスタ型サージ防護
素子は、小型安価であるなどから、通信回路などの弱電
回路のサージ防護用としてよく使用されている。この防
護素子は例えば一方向の場合２箇の素子を逆並列接続し
たものＺを、基本動作回路図を示す図３のように被保護
回路Ｇの両端間に接続して使用され、例えば図２（ｂ）
に示すサージ防護素子ＺのＶBOを越える電圧値をもつサ
ージＳが線路に侵入したとき、直ちにオンして被保護回
路Ｇの保護を行うものである。しかしこの場合サージ防
護素子Ｚはサージ電流の通過後、電源電圧Ｅ0 により流
される電流を直ちに遮断して、サージ侵入前の状態に戻
ることが必要である。そのためには公知のように防護素
子Ｚの保持電流ＩH が ＩH ＞Ｅ0 ／Ｒ ただしＲ：回路インピーダンス、Ｅ0 ：電源電圧 の関係を満足し、しかも迅速な遮断性能を得るためには
保持電流ＩH が大であることが求められる。ところで保
持電流ＩH は従来から知られているように、例えば図２
（ａ）により説明した一方向のサイリスタ型サージ防護
素子のＮベースとＰエミッタ領域の構造、およびこれら
各領域の不純物濃度や厚みなどの選定により大にするこ
とが可能である。しかし一方この方法による保持電流Ｉ
H の増大は、同時にサージ電流容量を小にする結果をも
たらし、両者はトレードオフの関係となる。従って双方
を同時に満足させることは必ずしも容易ではなく、しか
も不純物濃度の制御などを必要とするため製造も難し
い。そこでその対策として図４（ａ）（ｂ）に示す電極
を除いた上面図と、そのＡ−Ａ’部矢視断面図の構成を
もつ素子が提案された。この素子は共通Ｐ型半導体基板
の一面に設けたＮ1 ベース領域が、複数箇所においてＰ
1 エミッタ領域を突き抜けて表面に露呈するようにする
と共に、この露出Ｎ1 ベース領域Ｓ1 とＰ1エミッタ領
域とを、金属電極Ｔ1 により短絡した構造をもつサージ
防護素子である。
【０００３】
【発明が解決しようとする課題】この提案されたサージ
防護素子の構造によれば、以下に記載する動作説明から
明らかなように、露出Ｎ1 ベース領域を設けることのな
い従来のサージ防護素子に比べて露出Ｎ1 ベース領域の
面積に比例して保持電流ＩH を増大させることができ製
造も容易である。しかしその反面ＩH を増大させるた
め、露出Ｎ1 ベース領域の数や面積を増大させると、こ
れに比例して図２（ｂ）に示すスイッチング電流ＩS を
増大させる。従って遮断性能を向上できても、サージに
対する動作性能を低下させる欠点があり、これに制約さ
れて遮断特性の大きな向上は望み難い。即ちこの提案さ
れたサージ防護素子の電極Ｔ1 からＴ2 方向（図４
（ｂ）中の矢印参照）のタンオン時の動作においては、
印加電圧が接合Ｊ2 の耐圧ＶBOを越えると、図４（ｂ）
のようにＩ0 ，Ｉ1 等の成分からなる電流Ｉが流れる。
このうちＩ1 成分とＮ2 領域の実効横方向抵抗ＲN によ
る電圧降下が接合Ｊ1 を順バイアスし、このバイアス電
圧が接合Ｊ1 の立上り電圧を越えると、始めて接合Ｊ1
から正孔の注入が起って、電極Ｔ1 ，Ｔ2 間をタンオン
するに至る。このため露出Ｎ1 ベース領域Ｓ1 のない構
造のものに比べてスイッチング電流ＩS を増大させる。
次にオン状態では、露出Ｎ1 ベース領域Ｓ1 の直下にお
いては導通せず、Ｐ1エミッタ領域の直下の部分におい
てのみ導通して、接合Ｊ1 からの正孔の注入と接合Ｊ3
からの電子の注入によりオン状態が保持される。この場
合オン電流が低下してタンオフ過程で接合Ｊ1 より注入
された正孔は、露出Ｎ1 ベース領域Ｓ1において電子と
再結合しているから実効注入効率を下げ、Ｓ1 のない構
造のものに比べて保持電流ＩH を増大させる。また以上
の動作機構による電流ＩS の増大と電流ＩH の増大効果
は、図４（ｂ）の電流Ｉ1 の流路に沿ったＮ2 領域の実
効横方向抵抗が小さい程大となり、このことはまた同一
チップ面積では露出Ｎ1 ベース領域Ｓ1 の数が多い程大
とすることを示す。しかも図４（ｂ）に示した他の電流
成分Ｉ0 は、タンオン時には動作に直接無関係な無効電
流として流れ、更に電流ＩS に付加されてこれを増加さ
せる。即ち以上から図４に示した露出Ｎ1 ベース領域Ｓ
1 を設けた構造では、露出Ｎ1 ベース領域Ｓ1 の数と面
積を多くする程保持電流ＩH の増大効果は大になるが、
その反面露出Ｎ1 ベース領域Ｓ1 の数と面積に比例して
不必要な電流ＩS の増大を招く結果となるため、サージ
動作特性を低下させることになり、これにより制限され
て遮断性能の大きな向上は望み得ない。
防護素子の構造によれば、以下に記載する動作説明から
明らかなように、露出Ｎ1 ベース領域を設けることのな
い従来のサージ防護素子に比べて露出Ｎ1 ベース領域の
面積に比例して保持電流ＩH を増大させることができ製
造も容易である。しかしその反面ＩH を増大させるた
め、露出Ｎ1 ベース領域の数や面積を増大させると、こ
れに比例して図２（ｂ）に示すスイッチング電流ＩS を
増大させる。従って遮断性能を向上できても、サージに
対する動作性能を低下させる欠点があり、これに制約さ
れて遮断特性の大きな向上は望み難い。即ちこの提案さ
れたサージ防護素子の電極Ｔ1 からＴ2 方向（図４
（ｂ）中の矢印参照）のタンオン時の動作においては、
印加電圧が接合Ｊ2 の耐圧ＶBOを越えると、図４（ｂ）
のようにＩ0 ，Ｉ1 等の成分からなる電流Ｉが流れる。
このうちＩ1 成分とＮ2 領域の実効横方向抵抗ＲN によ
る電圧降下が接合Ｊ1 を順バイアスし、このバイアス電
圧が接合Ｊ1 の立上り電圧を越えると、始めて接合Ｊ1
から正孔の注入が起って、電極Ｔ1 ，Ｔ2 間をタンオン
するに至る。このため露出Ｎ1 ベース領域Ｓ1 のない構
造のものに比べてスイッチング電流ＩS を増大させる。
次にオン状態では、露出Ｎ1 ベース領域Ｓ1 の直下にお
いては導通せず、Ｐ1エミッタ領域の直下の部分におい
てのみ導通して、接合Ｊ1 からの正孔の注入と接合Ｊ3
からの電子の注入によりオン状態が保持される。この場
合オン電流が低下してタンオフ過程で接合Ｊ1 より注入
された正孔は、露出Ｎ1 ベース領域Ｓ1において電子と
再結合しているから実効注入効率を下げ、Ｓ1 のない構
造のものに比べて保持電流ＩH を増大させる。また以上
の動作機構による電流ＩS の増大と電流ＩH の増大効果
は、図４（ｂ）の電流Ｉ1 の流路に沿ったＮ2 領域の実
効横方向抵抗が小さい程大となり、このことはまた同一
チップ面積では露出Ｎ1 ベース領域Ｓ1 の数が多い程大
とすることを示す。しかも図４（ｂ）に示した他の電流
成分Ｉ0 は、タンオン時には動作に直接無関係な無効電
流として流れ、更に電流ＩS に付加されてこれを増加さ
せる。即ち以上から図４に示した露出Ｎ1 ベース領域Ｓ
1 を設けた構造では、露出Ｎ1 ベース領域Ｓ1 の数と面
積を多くする程保持電流ＩH の増大効果は大になるが、
その反面露出Ｎ1 ベース領域Ｓ1 の数と面積に比例して
不必要な電流ＩS の増大を招く結果となるため、サージ
動作特性を低下させることになり、これにより制限され
て遮断性能の大きな向上は望み得ない。
【０００４】
【発明の目的】本発明の目的は以上の如き問題点を解決
した、遮断特性のすぐれた製造容易な両方向サイリスタ
型サージ防護素子の提示にある。
した、遮断特性のすぐれた製造容易な両方向サイリスタ
型サージ防護素子の提示にある。
【０００５】
【課題を解決するための本発明の手段】本発明によるサ
ージ防護素子は、第１の導電型を有する半導体基板の両
面の一方の面に第２の導電型を有する第１のベース領域
と第１の導電型を有する第１のエミッタ領域を形成し、
前記半導体基板の両面の他方の面に第２の導電型を有す
る第２のベース領域と第１の導電型を有する第２のエミ
ッタ領域を形成し、一面において前記第１のベース領域
の一部が前記第１のエミッタ領域を分離することなく一
体形成が維持されるように複数箇所において突き抜けて
表面に露出せしめ、他面において前記第２のベース領域
の一部が前記第２のエミッタ領域を複数箇所に分離する
ように連続した一体形成された領域として突き抜けて表
面に露出せしめると共に、前記一面に露出する複数個の
前記第１のベース領域の総面積と前記他面に露出する連
続した一体形成された前記第２のベース領域の総面積と
が異なるように形成せしめ、前記一面に露出している複
数の前記第１のベース領域と分離することなく一体形成
された前記第１のエミッタ領域とを接続した一方の電極
と、前記他面に露出している分離されることなく一体形
成された前記第２のベース領域と分離された複数の前記
第２のエミッタ領域とを接続した他方の電極とを備え、
かつ前記一方の電極と接続された複数の前記第１のベー
ス領域と前記他方の電極と接続された分離されることな
く一体形成された前記第２のベース領域とは、前記半導
体基板の一方の面と他方の面に直行する方向で相互に重
ならないように構成されたものである。次に本発明を実
施例により具体的に説明する。
ージ防護素子は、第１の導電型を有する半導体基板の両
面の一方の面に第２の導電型を有する第１のベース領域
と第１の導電型を有する第１のエミッタ領域を形成し、
前記半導体基板の両面の他方の面に第２の導電型を有す
る第２のベース領域と第１の導電型を有する第２のエミ
ッタ領域を形成し、一面において前記第１のベース領域
の一部が前記第１のエミッタ領域を分離することなく一
体形成が維持されるように複数箇所において突き抜けて
表面に露出せしめ、他面において前記第２のベース領域
の一部が前記第２のエミッタ領域を複数箇所に分離する
ように連続した一体形成された領域として突き抜けて表
面に露出せしめると共に、前記一面に露出する複数個の
前記第１のベース領域の総面積と前記他面に露出する連
続した一体形成された前記第２のベース領域の総面積と
が異なるように形成せしめ、前記一面に露出している複
数の前記第１のベース領域と分離することなく一体形成
された前記第１のエミッタ領域とを接続した一方の電極
と、前記他面に露出している分離されることなく一体形
成された前記第２のベース領域と分離された複数の前記
第２のエミッタ領域とを接続した他方の電極とを備え、
かつ前記一方の電極と接続された複数の前記第１のベー
ス領域と前記他方の電極と接続された分離されることな
く一体形成された前記第２のベース領域とは、前記半導
体基板の一方の面と他方の面に直行する方向で相互に重
ならないように構成されたものである。次に本発明を実
施例により具体的に説明する。
【０００６】
【実施例】図１（ａ）（ｂ）（ｃ）（ｄ）は本発明の一
実施例を示す電極部分を除いた上面図、そのＡ−Ａ’部
矢視断面図、Ｂ−Ｂ’部矢視断面図、Ｃ−Ｃ’部矢視断
面図である。図においてＰは共通のＰ型半導体基板、Ｎ
1 とＮ2 はＮベース領域、Ｐ1 ，Ｐ2 はＰエミッタ領
域、Ｓ1 ，Ｓ2 は露出Ｎベース領域であって、Ｓ1 はＮ
1 ベース領域の一部を複数箇所においてＰエミッタ領域
Ｐ1 を突き抜けて表面に露出させて形成され、Ｓ2 は前
記Ｓ1 はと重ならず、かつ一体の連続領域を形成するよ
うにＰエミッタ領域Ｐ 2 を突き抜けて下表面に露出させ
て形成させる。Ｔ1 ，Ｔ2 は電極で、露出Ｎベース領域
Ｓ1 とＰエミッタ領域Ｐ1 とを短絡し、露出Ｎベース領
域Ｓ2 とＰエミッタ領域Ｐ2 とを短絡して設けられる。
なおＳｉｏ2 は酸化被膜である。
実施例を示す電極部分を除いた上面図、そのＡ−Ａ’部
矢視断面図、Ｂ−Ｂ’部矢視断面図、Ｃ−Ｃ’部矢視断
面図である。図においてＰは共通のＰ型半導体基板、Ｎ
1 とＮ2 はＮベース領域、Ｐ1 ，Ｐ2 はＰエミッタ領
域、Ｓ1 ，Ｓ2 は露出Ｎベース領域であって、Ｓ1 はＮ
1 ベース領域の一部を複数箇所においてＰエミッタ領域
Ｐ1 を突き抜けて表面に露出させて形成され、Ｓ2 は前
記Ｓ1 はと重ならず、かつ一体の連続領域を形成するよ
うにＰエミッタ領域Ｐ 2 を突き抜けて下表面に露出させ
て形成させる。Ｔ1 ，Ｔ2 は電極で、露出Ｎベース領域
Ｓ1 とＰエミッタ領域Ｐ1 とを短絡し、露出Ｎベース領
域Ｓ2 とＰエミッタ領域Ｐ2 とを短絡して設けられる。
なおＳｉｏ2 は酸化被膜である。
【０００７】
【作用】先ず電極Ｔ1 からＴ2 方向の動作について説明
する。オン状態では露出Ｎベース領域Ｓ2 の部分が導通
しているが、電流が減少してタンオフに至る動作におい
ては露出Ｎベース領域Ｓ1 の作用は、図４で前記した素
子の露出Ｎ型ベース領域Ｓ1 のそれと同じである。従っ
てＳ1 の数や面積を大にすることにより保持電流ＩH を
増大させて遮断特性を向上させることができる。次にタ
ンオン状態では図１に示すように露出Ｎベース領域Ｓ1
に対向する部分にはＰエミッタ領域Ｐ2 があり、これに
よって図４により前記したサージ動作特性を低下させる
無効な電流Ｉ0 が流れるのを阻止される。従ってＩS の
増大によるサージ動作特性の低下を生ずることがない。
それに加えてタンオン時の有効面積は露出Ｎ型ベース領
域Ｓ2 の総面積できまることから、Ｓ2 の面積を大（同
一チップでは露出Ｎ型ベース領域Ｓ1 の面積を小）にす
ることにより、サージ電流容量を増大させることができ
る。以上は電極Ｔ1 からＴ2 方向の動作であるが、電極
Ｔ2 からＴ1 方向の動作も原理的にＴ1 からＴ2 の方向
の動作と同じである。従って、保持電流ＩHの値はＴ1
からＴ2 方向とほぼ等しい値となり、有効面積のみ露出
Ｎベース領域Ｓ1 の面積の和によって定まる。即ち本発
明は遮断特性が正逆ほぼ同一であって、方向により電流
容量の異なる両方向サイリスタ型サージ防護素子を得る
のに有効な手段でもある。しかも本発明素子は従来のサ
ージ防護素子のように、ベース領域とエミッタ領域の不
純物濃度や厚みなどの制御を必要とせずに構成できるの
で製造が容易である。
する。オン状態では露出Ｎベース領域Ｓ2 の部分が導通
しているが、電流が減少してタンオフに至る動作におい
ては露出Ｎベース領域Ｓ1 の作用は、図４で前記した素
子の露出Ｎ型ベース領域Ｓ1 のそれと同じである。従っ
てＳ1 の数や面積を大にすることにより保持電流ＩH を
増大させて遮断特性を向上させることができる。次にタ
ンオン状態では図１に示すように露出Ｎベース領域Ｓ1
に対向する部分にはＰエミッタ領域Ｐ2 があり、これに
よって図４により前記したサージ動作特性を低下させる
無効な電流Ｉ0 が流れるのを阻止される。従ってＩS の
増大によるサージ動作特性の低下を生ずることがない。
それに加えてタンオン時の有効面積は露出Ｎ型ベース領
域Ｓ2 の総面積できまることから、Ｓ2 の面積を大（同
一チップでは露出Ｎ型ベース領域Ｓ1 の面積を小）にす
ることにより、サージ電流容量を増大させることができ
る。以上は電極Ｔ1 からＴ2 方向の動作であるが、電極
Ｔ2 からＴ1 方向の動作も原理的にＴ1 からＴ2 の方向
の動作と同じである。従って、保持電流ＩHの値はＴ1
からＴ2 方向とほぼ等しい値となり、有効面積のみ露出
Ｎベース領域Ｓ1 の面積の和によって定まる。即ち本発
明は遮断特性が正逆ほぼ同一であって、方向により電流
容量の異なる両方向サイリスタ型サージ防護素子を得る
のに有効な手段でもある。しかも本発明素子は従来のサ
ージ防護素子のように、ベース領域とエミッタ領域の不
純物濃度や厚みなどの制御を必要とせずに構成できるの
で製造が容易である。
【０００８】以上本発明について説明したが、露出Ｎベ
ース領域Ｓ1 ，Ｓ2 の数，形状，配置等については、以
上の実施例にかかわらず目的に応じて本発明の範囲内に
おいて各種の変形が考えられる。また、実施例のＰ型半
導体基板、Ｎベース領域，Ｐエミッタ領域の導電型を逆
にしてもよいことは云うまでもない。
ース領域Ｓ1 ，Ｓ2 の数，形状，配置等については、以
上の実施例にかかわらず目的に応じて本発明の範囲内に
おいて各種の変形が考えられる。また、実施例のＰ型半
導体基板、Ｎベース領域，Ｐエミッタ領域の導電型を逆
にしてもよいことは云うまでもない。
【０００９】
【発明の効果】以上から明らかなように本発明によれ
ば、遮断性能にすぐれた製造容易な両方向サイリスタ型
サージ防護素子を提供できるもので、通信回路などの弱
電回路のサージ防護素子として使用してその効果は大き
い。
ば、遮断性能にすぐれた製造容易な両方向サイリスタ型
サージ防護素子を提供できるもので、通信回路などの弱
電回路のサージ防護素子として使用してその効果は大き
い。
【図１】本発明の一実施例の説明図である。
【図２】従来のサージ防護素子の説明図である。
【図３】サージ防護素子の動作説明図である。
【図４】従来のサージ防護素子の動作説明図である。
Ｚ サージ防護素子 Ｇ 被保護回路 Ｒ 回路インピーダンス Ｅ0 電源電圧 Ｓ サージ ＩH 保持電流 ＩS スイッチング電流 Ｉ0 電流成分 Ｉ1 電流成分 Ｐ Ｐ型半導体基板 Ｎ1 Ｎベース領域 Ｎ2 Ｎベース領域 Ｓ1 露出Ｎベース領域 Ｓ2 露出Ｎベース領域 Ｐ1 Ｐエミッタ領域 Ｐ2 Ｐエミッタ領域 Ｔ1 電極 Ｔ2 電極 ＳｉＯ2 酸化被膜
Claims (1)
- 【請求項１】 第１の導電型を有する半導体基板の両面
の一方の面に第２の導電型を有する第１のベース領域と
第１の導電型を有する第１のエミッタ領域を形成し、前
記半導体基板の両面の他方の面に第２の導電型を有する
第２のベース領域と第１の導電型を有する第２のエミッ
タ領域を形成し、 一面において前記第１のベース領域の一部が前記第１の
エミッタ領域を分離することなく一体形成が維持される
ように複数箇所において突き抜けて表面に露出せしめ、
他面において前記第２のベース領域の一部が前記第２の
エミッタ領域を複数箇所に分離するように連続した一体
形成された領域として突き抜けて表面に露出せしめると
共に、前記一面に露出する複数個の前記第１のベース領
域の総面積と前記他面に露出する連続した一体形成され
た前記第２のベース領域の総面積とが異なるように形成
せしめ、 前記一面に露出している複数の前記第１のベース領域と
分離することなく一体形成された前記第１のエミッタ領
域とを接続した一方の電極と、前記他面に露出している
分離されることなく一体形成された前記第２のベース領
域と分離された複数の前記第２のエミッタ領域とを接続
した他方の電極とを備え、 かつ前記一方の電極と接続された複数の前記第１のベー
ス領域と前記他方の電極と接続された分離されることな
く一体形成された前記第２のベース領域とは、前記半導
体基板の一方の面と他方の面に直行する方向で相互に重
ならないように構成された サージ防護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289419A JP3046423B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289419A JP3046423B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102463A JPH05102463A (ja) | 1993-04-23 |
| JP3046423B2 true JP3046423B2 (ja) | 2000-05-29 |
Family
ID=17743002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289419A Expired - Fee Related JP3046423B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3046423B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5887683B2 (ja) | 2013-04-08 | 2016-03-16 | Smc株式会社 | 電磁流量計 |
-
1991
- 1991-10-09 JP JP3289419A patent/JP3046423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102463A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| JP3074736B2 (ja) | 半導体装置 | |
| JPH069018B2 (ja) | 半導体構造 | |
| EP0177665A1 (en) | Self turnoff type semiconductor switching device | |
| JP3189589B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2722453B2 (ja) | 半導体装置 | |
| JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
| JP3142617B2 (ja) | サージ防護素子 | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| JPH05226645A (ja) | 双方向過電圧保護装置 | |
| JP3046423B2 (ja) | サージ防護素子 | |
| JPH09307099A (ja) | 多端子サージ防護デバイス | |
| JP3083881B2 (ja) | サージ防護素子 | |
| JPH1070246A (ja) | 半導体装置の保護素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| EP0128268A1 (en) | Semiconductor device having a control electrode | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JP2724898B2 (ja) | 両方向性２端子サイリスタ | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| JPH04247654A (ja) | 入出力保護回路 | |
| JPH03124056A (ja) | 保護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |