JPH03237730A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） 本発明は、電界効果トランジスタを自己整合的に製造す
る製造方法に関する。

〔従来の技術〕

電界効果トランジスタを自己整合的に製造する場合に、
第２図に示したように、半導体基板１上にゲート電極２
及び側壁３を形成した後（同図（ａ）図示）、これらゲ
ート電極２及び側壁３をマスクとして不純物を半導体基
板１中７＝注入してソース領域５及びドレイン領域６を
形成することが行われている（同図（ｂ））。そして、
不純物の注入後に高温下でアニーリングが行われること
から、ゲート電極２は耐熱性金属で形成されることが一
般的である。

このように、ゲート電極２を耐熱性金属で形成する場合
には、ゲート電極２の厚さが制限される。

これは、第１に、耐熱性金属に生ずる応力が大きいため
、半導体基板１上にゲート電極用の金属層を厚く形成す
ることが困難なためであり、第２に、ゲート電極用の金
属層は、通常スパッタにより半導体基板１上に形成され
るが、スパッタパワーを大きくすると半導体基板１への
ダメージがあるため、スパッタパワーを小さく押さえる
必要があるからである。すなわち、スパッタパワーを小
さくすると金属層の堆積速度が遅くなり、厚い金属層を
形成しようとすると生産性（スループット）が低下して
しまうためである。第３に、仮にゲート電極２を厚く形
成できたとしても、その応力が結果的にデバイス特性に
悪影響を及ぼすことになるため、ゲート電極２の厚さを
制限する必要があるからである。

かかる事情から、ゲート電極２の厚さは、およそ２００
ＯＡ以下に押さえられるのが通常である。

〔発明が解決しようとする課題〕

しかし、ゲート電極２がこの程度の厚さでは、その側部
に絶縁膜で形成される側壁３の厚さが、不純物注入時の
マスクとして用いるには十分とは言えなかった。また、
ソース及びドレイン領域５．６とゲート電極２との間隔
を十分にとることができなかった。このため、良好な特
性を有する所望の電界効果トランジスタを得ることがで
きなかった。

そこで、上述の事情に鑑み、本発明は良好な特性を有す
る所望の電界効果トランジスタを得ることができる電界
効果トランジスタの製造方法を提供することを目的とし
ている。

〔課題を解決するための手段〕

上述の目的を達成するため、本発明による電界効果トラ
ンジスタの製造方法においては、半導体基板の表面に耐
熱性金属で形成されたゲート電極用の金属層の上に第１
絶縁膜を堆積し、この第１絶縁膜の上にレジストパター
ンを形成し、このレジストパターンをマスクに第１絶縁
膜及び金属層を選択的に除去してゲート電極を形成し、
選択的に残された第１絶縁膜及びゲート電極の上から半
導体基板上に第２絶縁膜を形成し、選択的に残された第
１絶縁膜及びゲート電極の側部に形成された部分を残し
て第２絶縁膜を除去し、選択的に残された第１絶縁膜、
ゲート電極及びこれらの側部に残された第２絶縁膜をマ
スクに半導体基板中に選択的に不純物を注入し、半導体
基板にソース及びドレイン領域を形成することとしてい
る。

〔作用〕

このようにすることにより、十分な厚さ及び側壁長を有
する側壁をゲート電極の側部に形成することができ、こ
れらをマスクに不純物の注入を行うことが可能となる。

〔実施例〕

以下、本発明の実施例について第１図を参照しつつ、説
明する。

第１図は、本発明が適用された製造工程を示す断面図で
ある。まず、表面にゲート電極用の金属層１１が形成さ
れた半導体基板１２が用意される。

半導体基板１２は、例えばＧａＡｓからなる化合物半導
体基板であり、この表面に形成されている金属層１１は
、例えばＷＳｉ等の耐熱性金属でスパッタ法により、約
２０００Ａの厚さで形成されている。なお、半導体基板
１２として、基板上に半導体層を結晶成長させたもの、
またはＳＬイオンを注入することにより活性層を形成し
たものを用いることが好ましい。

そして、第１図（ａ）に示したように、金属層ｌｌ上に
第１絶縁膜１３が形成される。第１絶縁膜１３は、例え
ばプラズマＣＶＤ等の方法により、例えばＳｉＮを約５
０００Ａの厚さに堆積させることにより形成される。さ
らに、この第１絶縁膜１３上にレジスト膜がスピンコー
ド法等により形成され、これがフォトリソグラフィ等に
よりパタニングされてレジストパターン１５が形成され
る（第１図（ｂ）図示）。

次いで、レジストパターン１５をマスクとして反応性イ
オンエツチング等の方法により、第１絶縁膜１３及び金
属層１１が選択的に除去され、半導体基板１２上に残さ
れた金属層がゲート電極１６となる（第１図（Ｃ）図示
）。そして、レジストパターン１５がアセトン浸漬等に
より除去された後、ゲート電極１６及びこのゲート電極
１６上に選択的に残された第１絶縁膜１３の上から半導
体基板１２上に第２絶縁膜１７が形成される（第１図（
ｄ）図示）。第２絶縁膜１７は例えばプラズマＣＶＤ等
の方法により、ＳｉＮを約４０００Ａの厚さに堆積させ
ることにより形成される。この後、第２絶縁膜１７が第
１絶縁膜１３及びゲート電極１６の側部に形成された部
分を残して、反応性イオンエツチング等の方法により半
導体基板１２の表面に対して垂直に除去される。

これにより、第１図（ｅ）に示したように、ゲート電極
１６及び第１絶縁膜１３の側部に第２絶縁膜１７からな
る側壁が形成される。このようにして形成された側壁は
、ゲート電極１６の厚さにゲート電極１６上に選択的に
残された第１絶縁膜１３の厚さを加えた分と同等の厚さ
（高さ）を有する。本実施例の場合には、この側壁の厚
さは約７０００Ａであり、後述する不純物の注入時のマ
スクとして用いるのに十分な厚さを有している。

また、側壁長（電流が流れる方向における側壁の寸法）
は約２０００Ａとなり、後述する不純物の注入により形
成されるソース及びドレイン領域とゲート電極１６との
間に適当な間隔をとることが可能となる。

上述のように、ゲート電極１６及び第１絶縁膜１３の側
部に第２絶縁膜１７からなる側壁が形成された後、これ
らゲート電極１６、第１絶縁膜１３及び第２絶縁膜１７
からｔｌる側壁をマスクにＳｉイオン等の不純物イオン
が半導体基板１２中に例えば１８０ｋｅＶのエネルギー
で注入される。

このとき、第２絶縁膜１７からなる側壁は不純物注入時
のマスクとして十分な厚さを有していることが確認され
た。この後、第１絶縁膜１３及び第２絶縁膜１７が除去
され、８００℃、３０分のアニールが行われて半導体基
板１２にソース領域１８およびドレイン領域２０が形成
される。そして、ソース領域１８及びドレイン領域２０
上にそれぞれソース電極２１及びドレイン電極２２が形
成されて、自己整合的に電界効果トランジスタが完成さ
れる（第１図（ｆ）図示）。

〔発明の効果〕

以上説明したように、本発明によれば、耐熱性金属で薄
いゲート電極が半導体基板上形成される場合であっても
、不純物の注入時にマスクとして用いるに十分な厚さの
側壁を形成することができ、また、不純物の注入により
形成されるソース及びドレイン領域とゲート電極との間
に十分な間隔をとることができる。従って、良好な特性
を有する所望の電界効果トランジスタを得ることができ
る。

絶縁膜、１５・・・レジストパターン、１６・・・ゲー
ト電極、１７・・・第２絶縁膜、１８・・・ソース領域
、２０・・・ドレイン領域、２１・・・ソース電極、２
２・・・ドレイン電極。

Claims (1)

1. 【特許請求の範囲】 半導体基板の表面に耐熱性金属で形成されたゲート電極
   用の金属層の上に第１絶縁膜が堆積される工程と、 前記第１絶縁膜の上にレジストパターンが形成される工
   程と、 前記レジストパターンをマスクに前記第１絶縁膜及び金
   属層が選択的に除去されてゲート電極が形成される工程
   と、 選択的に残された前記第１絶縁膜及び前記ゲート電極の
   上から前記半導体基板上に第２絶縁膜が形成される工程
   と、 選択的に残された前記第１絶縁膜及びゲート電極の側部
   に形成された部分を残して前記第２絶縁膜が除去される
   工程と、 選択的に残された前記第１絶縁膜、前記ゲート電極及び
   これらの側部に残された前記第２絶縁膜をマスクに前記
   半導体基板中に選択的に不純物が注入され、前記半導体
   基板にソース及びドレイン領域が形成される工程とを備
   えていることを特徴とする電界効果トランジスタの製造
   方法。