JPH03229448A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH03229448A
JPH03229448A JP2465990A JP2465990A JPH03229448A JP H03229448 A JPH03229448 A JP H03229448A JP 2465990 A JP2465990 A JP 2465990A JP 2465990 A JP2465990 A JP 2465990A JP H03229448 A JPH03229448 A JP H03229448A
Authority
JP
Japan
Prior art keywords
ceramic substrate
lead frame
conductor
window frame
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2465990A
Other languages
English (en)
Inventor
Toshimi Mitsuyoshi
稔美 三吉
Masao Yokochi
横地 正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP2465990A priority Critical patent/JPH03229448A/ja
Publication of JPH03229448A publication Critical patent/JPH03229448A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ1発明の目的 !産業上の利用分野コ 本発明は半導体パッケージに関し、更に詳しくはクァッ
ドフラットパッケージ(以下QFPという)に関する。
7従来の技術: ICの高密度高集積化に伴い、多数の1,10ピンを有
するパッケージの要求が強くなっている。
従来、セラミックスからなるQFPには、<a)導体と
して、MO,Wを用い還元雰囲気で焼結する同時焼成セ
ラミックスにリードフレームを銀ロウ付したリード付チ
ップキャリヤ(以下LDCCという)がある。また、(
b)空気中焼結したセラミックスにシーリングガラスを
印刷焼成し、リード付したQFP−Gタイプが知られて
いる。
一発明が解決しようとする課題] しかしながらLDCCは多層回路を容易に形成できるた
め、高密度化に対しては最適であるが、コストが高い欠
点がある。一方QFP−Gタイプは、低コストであるが
高密度化が困難である欠点があった。
本発明の目的は、容易に安価なファインパターンを有す
る高集積度のQFPを提供することにある。
口 発明の構成 丁課題を解決するための手段二 本願における第1の発明は、半導体用クアッドフラ・ソ
トパッケージにおいて、(イ)セラミック基体上に蒸着
法によって形成されたA1からなるファインパターン導
体を有し、(ロ)該導体に外部リートとしてのリードが
、リードフレームの形で接合されており、 (ハ)該セラミック基体及び該リードフレームに、ウィ
ンドウフレームが、シーリングガラスによって装着され
ていることを特徴とする半導体パッケージである。
本願第2の発明は、半導体用クァッドフラットパッケー
ジを製造する工程において、 (イ)セラミック基体を準備する工程、(ロ)該セラミ
ック基体上にAl蒸着し該蒸着面をフオトエ・ソチング
するか、又はマスクを通しA1蒸着することにより、フ
ァインパターン導体を形成する工程、 (ニ)リードフレームを超音波により導体と接合する工
程、 (ホ)シーリングガラスを介して、ウィンドウフレーム
を装着する工程、 からなることを特徴とする半導体パッケージの製造方法
である。
本発明でAlを導体として用いる理由は、酸化に対して
安定であること、及び接合が容易て′あるからである。
また導体として、ファインパターン導体(3)を用いる
。ファインパターンとは線巾、線間共に50〜100μ
mの範囲をいう。この範囲の導体を用いることにより高
集積化がおこなわれる。このようなファインパターン導
体は、イ)蒸着により全面に成膜後、公知のフォトレジ
ストを用いフォトエ・ソチングをするか又は、口)メタ
ルマスクを通し蒸着することにより形成される。
リードフレーム(2)は、好ましくはA1導体との接合
面をA1蒸着し、超音波により導体と圧着し、シーリン
グガラスく4)を用いセラミック製ウィンドウフレーム
(5)が、セラミック基体(1)、該リードフレーム(
2)に装着される。
ウィンドウフレームとは、半導体装着すべき凹み形成の
ため中央部に穴の開いた枠体をいう。
このようなシーリングガラスはPbo系ガラス等通常に
用いられる低融点シーリングカラスが用いられる。
フードフレームは、42アロイなどの材料が用いられる
本発明で用いるセラミック基体は、焼成後のセラミック
スのみならず、グレーズ処理、研磨処理して用いられる
こともある。
グレーズ処理は、好ましくはアルカリ土類金属酸化物−
アルミナ−シリカーB20.系ガラスを用いて行われる
7作用: 本願発明の半導体パッケージは、ファインパターン導体
を利用しているので高集積化が可能である。
本発明は、A1による超音波を利用した接合とシーリン
グガラスによる補強を利用しているので、従来のセラミ
ックパッケージと同様、400℃以上の耐熱性を有する
。また本発明の接合法は、銀ロウを用いる方法に比し処
理温度が低く簡便である5 本発明の導体は、A1を使用しているのでAuメツキな
ど高価な処理を要せず、導通抵抗も低いので従来のVJ
Mo導体に比し信号の高速化が可能となる。
[実施例] 実施例1 第1図は、本発明の一実施例による半導体パーツケージ
の中央部断面図である。グレーズ処理したアルミナセラ
ミックスからなるセラミック基体(1)上に、Alから
なるファインパターン導体(3)が形成されている6線
巾、線間は各々80μm、60μmである。リードフレ
ーム(2)は、ファインパターン導体と接合される。
別に、Wメタライズ、Niメツキ、Auメツキにより形
成されたシールリング(6)が、ウィンドウフレーム(
5)の−主面に形成される。該ウィンドウフレームは、
シールリング(6〉が形成されていない他の主面を介し
、該リードフレームく2)、セラミック基体(1)にシ
ールガラス(4)により装着される。
この半導体パッケージは、以下の工程により形成される
アルミナ含量96°6のセラミック原料をボールミルで
配合し、ドクターブレード法でセラミックグリーンシー
トを作成した。これをプレスにて打ち抜き、1600℃
で焼成、グレーズ処理しセラミック基体(1)を得た。
Alを全面蒸着を行い、しかる後、フォトエツチングに
より、ファインパターン導体(3)を形成した。線巾、
間隔は、各々80μm、60μmであった。
別に、熱圧着可能とするため42アロイ素材のリードフ
レーム(2)に、厚み2μmのA1蒸着を施した。 次
にリードフレームとセラミック上のファインパターン導
体を超音波を用い熱圧着した。
あらかじめ、Wメタライズ、Niメツキ、Auメ・・I
キされたシールリング(6)をもつセラミック製ウィン
ドウフレーム(5)に、シーリングガラス(4)を印刷
焼成したものを準備し、リードフレーム付された前記セ
ラミックスと組み合わせ、430℃、10分焼成を行い
ウィンドウフレームの装着を行った。リードの接合強度
は、ウィンドウフレーム付前の強度に対し、ウィンドウ
フレーム付後は、4倍となりすぐれた接着強度であった
実施例2 セラミック基体として、実施例1のグレーズ処理したア
ルミナセラミックスの代わりにアルミナ微粒子を用い焼
結したセラミックスを用い、ファインパターン導体は、
A1のマスク蒸着を行った以外は実施例1と同様にした
。接合強度は、実施例1と同様優れていた。
実施例3 セラミック基体として、実施例1のグレーズ処理したア
ルミナセラミックスの代わりに研磨したアルミナセラミ
ックスを用いた以外は、実施例1と同様に行った。 接
合強度は実施例1同様優れていた。
ハ0発明の効果 本発明はセラミックスの特徴である高信頼性耐熱性、気
密性をいかしつつLDCCより安価なパッケージの提供
に成功したものであり、その工業的意義は大きい6
【図面の簡単な説明】
第1図は、本発明による一実施例の半導体バラゲージ中
央部の断面図である。 1、セラミック基体、2.リードフレーム、3、ファイ
ンパターン導体、4.シーリングガラス、5 セラミッ
ク製ウィンドウフレーム、6、シールリング。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体用クァッドフラットパッケージにおいて、
    (イ)セラミック基体上に蒸着法によって形成されたA
    lからなるファインパターン導体を有し、(ロ)該導体
    に外部リードとしてのリードが、リードフレームの形で
    接合されており、(ハ)該セラミック基体及び該リード
    フレームに、ウィンドウフレームが、シーリングガラス
    によって装着されていることを特徴とする半導体パッケ
    ージ。
  2. (2)半導体用クアッドフラットパッケージを製造する
    工程において、 (イ)セラミック基体を準備する工程、 (ロ)該セラミック基体上にAl蒸着し該蒸着面をフォ
    トエッチングするか、又はマスクを通しAl蒸着するこ
    とにより、ファインパターン導体を形成する工程、 (ニ)リードフレームを超音波により導体と接合する工
    程、 (ホ)シーリングガラスを介して、ウィンドウフレーム
    を装着する工程、 からなることを特徴とする半導体パッケージの製造方法
JP2465990A 1990-02-02 1990-02-02 半導体パッケージ及びその製造方法 Pending JPH03229448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2465990A JPH03229448A (ja) 1990-02-02 1990-02-02 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2465990A JPH03229448A (ja) 1990-02-02 1990-02-02 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03229448A true JPH03229448A (ja) 1991-10-11

Family

ID=12144277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2465990A Pending JPH03229448A (ja) 1990-02-02 1990-02-02 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03229448A (ja)

Similar Documents

Publication Publication Date Title
JPH06125026A (ja) 端子構造とこれを用いた入出力端子部材及び配線基板
JPH06342853A (ja) 半導体素子用パッケージ
JPH03229448A (ja) 半導体パッケージ及びその製造方法
JPS637030B2 (ja)
US4765528A (en) Plating process for an electronic part
JPH03153058A (ja) 半導体パッケージ及びその製造方法
JP3463790B2 (ja) 配線基板
JPS5826175B2 (ja) 半導体装置の製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPS62131526A (ja) 金めつきされた電子部品
JPH11126853A (ja) 厚膜回路基板の製造方法
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS6384124A (ja) 半導体装置
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPS5998544A (ja) 半導体装置およびその製造方法
JPH07153866A (ja) セラミック回路基板
JPH06112339A (ja) セラミックパッケージ
JPS60195953A (ja) 半導体装置およびその製造方法
JPS6129139A (ja) 半導体装置
JPS605224B2 (ja) 集積回路用パツケ−ジ
JPS60195952A (ja) 半導体装置
JPH11176969A (ja) セラミックスパッケージ用シールキャップ部品およびそれを用いたセラミックスパッケージ
JPS639139A (ja) 半導体装置用容器及びその製造方法
JPH0481331B2 (ja)
JPS61168938A (ja) セラミツクスパツケ−ジ及びその製造方法